11第十一讲DRAM存储器.ppt

《11第十一讲DRAM存储器.ppt》由会员分享，可在线阅读，更多相关《11第十一讲DRAM存储器.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、DRAM存储器与高性能存储器第3章 存储系统教学内容DRAM存储器高性能存储器2教学要求掌握DRAM存储器的读写过程和刷新过程的原理。理解各个周期的特点，并能绘制图。理解EDRAM芯片的组成和工作原理。掌握内存条的功能和存储地址的分配。3教学重点DRAM的读写，刷新功能。内存的读写工作过程。4一 DRAM存储最小单元8 DRAM DRAM存储元的记忆原理存储元的记忆原理1 1、MOSMOS管作为管作为开关使用，信开关使用，信息由电容器上息由电容器上的电荷量体现的电荷量体现电容器充电容器充满电荷代表存满电荷代表存储了储了1 1；电容器；电容器放电没有电荷放电没有电荷代表存储了代表存储了0 03

2、3、写、写0 0输出缓输出缓冲器和刷新缓冲器冲器和刷新缓冲器关闭；输入缓冲器关闭；输入缓冲器打开，输入数据打开，输入数据D DININ=0=0送到存储元送到存储元位线上；行选线为位线上；行选线为高，打开高，打开MOSMOS管，管，电容上的电荷通过电容上的电荷通过MOSMOS管和位线放电管和位线放电5 5、读出、读出1 1后存储位元后存储位元重写重写1 1(1(1的读出是破的读出是破坏性的坏性的)输入缓输入缓冲器关闭，刷新缓冲器关闭，刷新缓冲器和输出缓冲器冲器和输出缓冲器/读放打开，读放打开，D DOUTOUT=1=1经刷新缓冲器送到经刷新缓冲器送到位线上，再经位线上，再经MOSMOS管写到电容

3、上管写到电容上4 4、读出、读出1 1输入输入缓冲器和刷新缓冲缓冲器和刷新缓冲器关闭；输出缓冲器关闭；输出缓冲器器/读放打开读放打开(R/W(R/W为高为高)；行选线为高；行选线为高，打开，打开MOSMOS管，电管，电容上存储的容上存储的1 1送到送到位线上，通过输出位线上，通过输出缓冲器缓冲器/读出放大读出放大器发送到器发送到D DOUTOUT，即，即D DOUTOUT=1=12 2、写、写1 1输出缓冲输出缓冲器和刷新缓冲器关闭；器和刷新缓冲器关闭；输入缓冲器打开输入缓冲器打开(R/W(R/W为低为低)，D DININ=1=1送到存送到存储元位线上；行选线储元位线上；行选线为高，打开为高，

4、打开MOSMOS管，管，位线上的高电平给电位线上的高电平给电容器充电容器充电9二DRAM芯片的结构10芯片的外观11小结DRAM与SRAM最大的不同是DRAM的刷新操作，最小刷新周期与介质相关。有 控制信号，而没有 片选信号。扩展时用 信号代替 信号。地址线引脚只引出一半，因此内部有两个锁存器，行地址选通信号和列地址选通信号在时间上错开进行复用。13实例例1：某一动态RAM芯片，容量为64K1，除电源线，接地线和刷新线外，该芯片最小引脚数目为多少？14三 DRAM的周期读周期：行地址和列地址要在行选通信号与列选通信号之前有效，并在选通信号之后一段时间有效。保证行地址与列地址能正确选通到相应的锁

5、存器。写周期：写命令信号必须在选通信号有效前有效。15三 DRAM的周期刷新周期：刷新周期：刷新时，行选通信号有效，列选通信号无效。且刷新地址必须在行选通信号有效前有效，并保持一段时间。刷新周期：刷新周期：典型值典型值2ms2ms、8ms8ms 16ms16ms；某些；某些器件可大于器件可大于100ms100ms16有关DRAM的刷新刷新操作与读操作的类似，但不同。刷新仅给栅极电容补充电荷，不需要信息输出。刷新时整个存储器所有芯片一起刷新。无论刷新是由控制逻辑产生地址逐行循环刷新，还是芯片内部自动刷新，都不依赖不依赖于外部的访问于外部的访问，对CPU是透明的。17四 刷新方式分类l集中式刷新集

6、中式刷新l分散式刷新分散式刷新 背景 某个存储器结构为10241024的存储矩阵。读/写周期为TC=0.5s，刷新周期为8ms18集中刷新方式集中刷新方式n集中式刷新：集中式刷新：将一个刷新周期分为两部分将一个刷新周期分为两部分前一段时间进行前一段时间进行正常读正常读/写；后一段时间作为集中刷新时间写；后一段时间作为集中刷新时间优点：优点：对存储器的平均读对存储器的平均读/写时间影响不大，适用于高速存储器写时间影响不大，适用于高速存储器缺点：缺点：在集中刷新时间内不能进行存取访问在集中刷新时间内不能进行存取访问死时间死时间读读/写写/保持保持刷新刷新tctc0 1 2149750 110238

7、ms集中刷新方式集中刷新方式8ms分成分成16000个个TC(=0.5s)，只需，只需1024个个TC进行刷新进行刷新19分散刷新方式分散刷新方式n分散式刷新分散式刷新：前先用刷新的行数对刷新周期进行分割，再将分：前先用刷新的行数对刷新周期进行分割，再将分割好的时间分为两部分割好的时间分为两部分前段时间用于读前段时间用于读/写，后一小段时间写，后一小段时间用于刷新用于刷新读读/写写7.8s8ms刷新刷新读读/写写7.8s刷新刷新异步刷新方式异步刷新方式将将8ms分割成分割成1024个时间段，每段时间为个时间段，每段时间为8ms/1024=7.8125s(取取7.8s)，每隔每隔7.8s刷新一行

8、，刷新一行，8ms内完成对所有内完成对所有1024行的一次刷新行的一次刷新20四 刷新方式例3：有一个16K16的存储器，用1K4位的DRAM芯片(内部结构与2114SRAM一致)构成，设读/写周期为0.1us,如单元刷新间隔不超过2ms，问：若采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？21五 标准的刷新操作控制方式只用 信号刷新，信号无动作，这种方法消耗的电流小，但是需要外部刷新地址计数器。在 之前刷新，利用DRAM器件内部具有的刷新地址计数器来产生。22二 存储器容量的扩展字扩展位扩展字位扩展261 位扩展通过扩大字长，增加容量。使用8K1的RAM芯片组成8K

9、8的存储器。位扩展只加大了字长，地址线个数前后不变，数据线增加了。272 字扩展通过增加单位数，增加容量，即字向扩充。使用16K8的芯片组成64K8的存储器。字扩展加大了字数，数据线，低地址线个数前后不变，但增加高地址线283 字位扩展法一个存储器的容量为MN位，若使用Lk位的芯片，需要在字向和位向同时扩展，此时共需要(M/L)(N/K)个芯片。29综合例子例1：若某RAM芯片，其存储容量为16K8位，问：该芯片引出线的最小数目应为多少？存储芯片的地址范围是多少？30综合例子例2：模块化存储器的设计，已知某8位机主存采用半导体存储器，地址码为18位，若用4K4位的RAM芯片组成该机所允许的最大

10、主存空间，并选用模块条的形式.问：若每个模块条为32K8位，共需几个模块条？每个模块条内有多少片RAM芯片？主存共需多少芯片？CPU如何选择各模块条？31综合例子例3：用8K8位的ROM芯片和8K4的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H7FFFH,ROM的地址为C000H-FFFFH，画出此存储器组成的结构图及与CPU连接图。32 类型类型SDSD、DDRDDR、DDR2DDR2、DDR3DDR3封装封装有有3030脚、脚、7272脚、脚、100100脚、脚、144144脚、脚、168168脚、脚、184184脚、脚、240240脚脚(DDR2(DDR2、DDR3)D

11、DR3)l3030脚脚8 8位数据线位数据线，容量，容量256KB256KB32MB32MBl7272脚脚3232位数据总线位数据总线l100100脚以上脚以上既用于既用于3232位位又用于又用于6464位数据总线位数据总线，容量容量4MB4MB512MB512MBlDDR3DDR3单条容量可达单条容量可达32GB32GB存储器容量的扩充实例存储器容量的扩充实例33三高级DRAM芯片静态存储器和动态存储器相比:信息保存性昂贵与否适用范围外部控制电路34FPM-DRAM(程序局部性原理)早期的一种DRAM方式基于程序局部性原理先确定行地址,再确定列地址页是由一个行地址和该行中所有列地址确定的存储

12、单元的组合.被EDO-DRAM取代,目前被SDRAM取代352 CDRAM1M4位的EDRAM芯片框图 地址线11位 块操作36说明：以SRAM保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同，意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发式读取。猝发式读取。37说明CDRAM结构的优点：在SRAM读出期间可同时对DRAM阵列进行刷新。芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。383 SDRAM-synchronous DRAM优点:与系统时钟信号同步省去了与内存进行握手的控制信号,而是由告诉内存芯片需要进行几个时钟周期,然后启动访问.提高处理器与内存之间数据传输速度.43小结主要掌握DRAM芯片读写，刷新的工作过程，能计算相应的引线。刷新方式的图，并能进行相关的计算。EDRAM的特点及其优点。理解内存条的构成，以及字节允许线的功能。44