单片机原理及应用PPT--第二章.ppt

《单片机原理及应用PPT--第二章.ppt》由会员分享，可在线阅读，更多相关《单片机原理及应用PPT--第二章.ppt（83页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章第二章 MCS-51MCS-51单片机硬件结构单片机硬件结构一、一、MCS-51MCS-51总体结构总体结构（重点介绍重点介绍80518051芯片芯片）P0 口驱动器口驱动器P2 口驱动器口驱动器RAMEPROM/ROMB寄存器寄存器定时定时与与控制控制指指令令寄寄存存器器振荡器振荡器P1 口驱动器口驱动器P3 口驱动器口驱动器中断、串行口、定时中断、串行口、定时/计计数器数器SP程序地址程序地址寄存器寄存器缓冲器缓冲器程序计数器程序计数器（PC）DPTRPC加法器加法器ACCPSWRAM地址寄地址寄存器存器二、二、MCS-51MCS-51单片机的引脚功能单片机的引脚功能 DIP封装（双

2、列直插）封装（双列直插）VSSXTAL1XTAL2P3.7/RDP3.6/WRP3.5/T1P3.4/T0P3.3/INT1P3.2/INT0P3.1/TXDP3.0/RXDRST/VPDP1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P2.02120P2.12219P2.22318P2.32417P2.42516P2.52615P2.62714P2.72813PSEN2912ALE/PROG3011EA/VPP3110P0.7329P0.6338P0.5347P0.4356P0.3365P0.2374P0.1383P0.0392VCC401 PLCC PLCC封装封装（Pla

3、stic Leaded Chip Carrier)1 1、引脚排列、引脚排列Vss保留用保留用保留用保留用保留用保留用标志角标志角P0口口XTAL1P2口口XTAL2EA/VPPPSENALE/PROGRXDTXDT1WRRDT0INT1INT0P1口口地址地址/数据复用总线数据复用总线（I/OI/O线线）（地址总线地址总线）RST/VPDVCCVSS8051P3口口8882 2、逻辑符号框图、逻辑符号框图 电源电源引脚引脚3 3、引脚功能、引脚功能VCCVCC（4040）正电源正电源+5+5V V（5V 0.5V)5V 0.5V)VSSVSS（2020）地地GNDGNDXTAL2XTAL1V

4、SS外部振荡器信号外部振荡器信号 外接振荡器引脚外接振荡器引脚XTAL1XTAL1（1818）：片内振荡电路中反相放大器输入端片内振荡电路中反相放大器输入端XTAL2XTAL2（1919）：片内振荡电路中反相放大器输出端片内振荡电路中反相放大器输出端（A A）采用外部振荡器采用外部振荡器（B B）采用外接晶体振荡器采用外接晶体振荡器XTAL1XTAL2至内部至内部定时电路定时电路80518051内部内部外部外部&foscVSSXTALXTAL的频率最高可达的频率最高可达1212MHzMHz(视具体芯片型号而定视具体芯片型号而定)C1C1、C2C2的电容值为的电容值为3030pFpF左右左右XT

5、ALXTAL 控制信号控制信号（A A）RST/VPD（9）RST（R Res set t）复位信号输入端，复位单片机，复位信号输入端，复位单片机，使片内寄存器处于初始状态。使片内寄存器处于初始状态。要求要求：该引脚输入脉冲的：该引脚输入脉冲的高电平宽度高电平宽度2 2个机器个机器 周期周期时，单片机复位时，单片机复位 一个机器周期一个机器周期=12 =12 振荡器周期振荡器周期 =12/=12/f foscosc 若若f foscosc=12MHz=12MHz，则一个机器周期则一个机器周期=1=1ss 复位后内部各寄存器的状态为复位后内部各寄存器的状态为：PC0000HTMOD00HA00H

6、TCON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0-P30FFHSCON00HIPXXX00000BSBUF不定不定IE0XX00000BPCON0XXXXXXXB 复位方式为：复位方式为：t=R C =10 10-6 8.2 103 =82ms0.1 0.9幅度幅度8.2k 10FVssRST/VpdVcc+5V8051+RC 上电复位上电复位方式如下图所示方式如下图所示：手动复位手动复位方式如下图所示：方式如下图所示：总体总体复位复位电路如下图所示：电路如下图所示：理解书中理解书中3434页图页图2-62-6的复位电路的复位电

7、路+ALE(A Address L Latch E Enable):地址锁存允许地址锁存允许 访问外部存储器访问外部存储器（RAM/ROM）时时，ALE的负的负 跳变将跳变将P0口上的低口上的低8位地址锁存到地址锁存器。位地址锁存到地址锁存器。不访问外部存储器时，不访问外部存储器时，ALE固定输出频率为固定输出频率为 的信号。的信号。VPD VPD 备用电源输入端。在备用电源输入端。在VccVcc掉电前，为该引脚提掉电前，为该引脚提 供备用电源，以保存内部供备用电源，以保存内部RAMRAM的信息。的信息。（B B）ALE/PROG（3030）PROG：编程脉冲输入端（针对编程脉冲输入端（针对8

8、7518751内部内部EPROMEPROM编程用）编程用）（external P Program S Store ENENable)，外部程序存外部程序存 储器储器ROM读选通使能信号，低电平有效读选通使能信号，低电平有效 EA=1，首先访问内部首先访问内部ROM/EPROM，当程序计数当程序计数 器器PCPC值大于内部值大于内部ROM的容量时，自动转向的容量时，自动转向 外部外部ROM继续运行。继续运行。（C）PSEN（29）EA:（E External A Access enable)外部程序存储器外部程序存储器 选择信号。选择信号。（D）EA/Vpp（31）EA=0，只能访问外部程序存储

9、器，不论有无内部只能访问外部程序存储器，不论有无内部 ROM/EPROM。(8051)EA/VPP(8051)EA/VPPVCC0000H外外 部部程程 序序存储器存储器60KB内内 部部程程 序序存储器存储器4KB0FFFH1000HFFFFH外外 部部程程 序序存储器存储器64KB内内 部部程程 序序存储器存储器4KB0000HFFFFH 对于对于80318031、8080C31C31、80328032而言，因无内部程序存储而言，因无内部程序存储 器，故其器，故其EAEA端必须接地。端必须接地。？外部程序存储器的地址译码是否与外部程序存储器的地址译码是否与EA引脚的接法有引脚的接法有关？若

10、有关系，应该注意哪些问题？关？若有关系，应该注意哪些问题？多功能并行多功能并行I/OI/O口引脚口引脚 Vpp：片内片内EPROMEPROM（87518751型）编程电压输入端，编程型）编程电压输入端，编程 时，此引脚提供编程高电压。（时，此引脚提供编程高电压。（+21V+21V、+5V+5V，具体编程电压视芯片型号而定具体编程电压视芯片型号而定)MCS-51MCS-51单片机有单片机有4 4个双向个双向8 8位位I/OI/O口口，P0P0口为三态双向口为三态双向口，可驱动口，可驱动8 8个个TTLTTL逻辑门；逻辑门；P1P1P3P3口为口为准准双向口双向口，可，可驱动驱动4 4个个TTLT

11、TL逻辑门逻辑门 访问外部存储器（访问外部存储器（RAM/ROM）时，作为时，作为地址总地址总地址总地址总 线低线低线低线低8 8 8 8位（位（位（位（A7 A0A7 A0）和数据总线（和数据总线（和数据总线（和数据总线（D7 D0D7 D0）复用复用复用复用 不访问外部存储器时，作为不访问外部存储器时，作为准双向准双向准双向准双向I/OI/OI/OI/O口口口口，可驱动，可驱动 8 8个个TTL负载负载（A A）P0：三态双向口（低三态双向口（低 8 8位地址位地址/数据复用数据复用）P0P0口位结构如下：口位结构如下：P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地地 址址

12、/数数据据Vcc读锁存器读锁存器读引脚读引脚写锁存器写锁存器Q控制控制MUX 当当P0P0口作为地址口作为地址/数据复用，数据复用，输出输出地址地址/数据时，数据时，“控制控制”=1”=1P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地址地址/数数据据Vcc读锁存器读锁存器写锁存器写锁存器Q控制控制=1=1MUX 1 1&1 1 1 1 1 1 0 0 0 0（）输出地址输出地址/数据数据=“1”“1”读引脚读引脚（）输出地址输出地址/数据数据=“0”=“0”P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地址地址/数数据据Vcc读锁存器读锁存器写锁存器写锁存器Q控制

13、控制=1=1MUX 1 1&0 0 0 0 0 0 1 1 1 1读引脚读引脚 当当P0P0口作为地址口作为地址/数据复用，数据复用，输入数据输入数据时，时，“控制控制”=0”=0 CPUCPU自动先向自动先向P0P0口输出口输出0 0FFHFFH，使下拉使下拉FETFET管截止，上拉管截止，上拉FETFET管也管也 处于截止状态，从而保证数据的高阻抗输入。处于截止状态，从而保证数据的高阻抗输入。P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地址地址/数数据据Vcc读锁存器读锁存器写锁存器写锁存器QMUX&0 0 0 0读引脚读引脚 1 1 0 0控制控制=0=0 0 0 当当P

14、0P0口作为一般口作为一般I/OI/O口使用时，口使用时，“控制控制”=0”=0（）作为输出作为输出 上拉上拉FETFET管截止，故输出级是漏极开漏电路管截止，故输出级是漏极开漏电路P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地址地址/数据数据Vcc读锁存器读锁存器写锁存器写锁存器QMUX&0/10/1读引脚读引脚控制控制=0=0 0 0VccR 0/10/1 1/01/0 0/0/？0 0必须外接上拉电阻必须外接上拉电阻必须外接上拉电阻必须外接上拉电阻 1/01/0（）作为输入作为输入 作为作为输入前，已输出输入前，已输出“1”“1”，外部数据从，外部数据从P0.XP0.X引

15、引脚脚 送至内部总线送至内部总线P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地址地址/数数据据Vcc读锁存器读锁存器写锁存器写锁存器QMUX&读引脚读引脚控制控制=0=0 0 0VccR 1 10 00 0 作为作为输入前，已输出输入前，已输出“0”“0”P0.X锁存器锁存器DCLQ内部总线内部总线P0.X引脚引脚地址地址/数据数据Vcc读锁存器读锁存器写锁存器写锁存器QMUX&读引脚读引脚控制控制=0=0 0 0VccR 0 01 1 0 01 1 P P下拉下拉FETFET管导通，管导通，P P点近似等于点近似等于“0”“0”电压，称为钳位电压，称为钳位在在“0”“0”电平

16、；使输入高电平电平；使输入高电平“1”“1”无法读入。无法读入。例如例如：键盘接口如下图所示：键盘接口如下图所示 当判有无按键时，列线送出当判有无按键时，列线送出“0”“0”，读取行线。，读取行线。VCCVCCP0.1P0.4P0.5P0.0008051若该行无键按下，若该行无键按下，读回读回若该行有键按下，若该行有键按下，读回读回高电平高电平“1”“1”；低电平低电平“0”“0”VCCVCC00若作为输入前，已输出若作为输入前，已输出“0”“0”：能否进行有无按键的正确判断能否进行有无按键的正确判断？2 2个三态缓冲器的作用个三态缓冲器的作用 针对针对“读读-修改修改-写写”指令，指令，P0

17、P0P3P3口结构采用口结构采用2 2个三个三态态 缓冲器。指令形式如：缓冲器。指令形式如：ANL P0ANL P0，A A ORL P1 ORL P1，#30H#30H 作为地址作为地址/数据复用，真正的双向数据复用，真正的双向I/OI/O口口输入数据输入数据D D7 7D D0 0输出低输出低8 8位地址位地址A A7 7A A0 0或数据或数据D D7 7D D0 0 作为一般作为一般I/OI/O口用，口用，准准准准双向双向I/OI/O口口 （即作为输入前，应先向口输出（即作为输入前，应先向口输出“1”“1”）P0P0口小结口小结：复位后，复位后，P0P0口锁存器均置为口锁存器均置为“1

18、”“1”，可直接作为输入，可直接作为输入 用。用。(B)(B)P1P1口：口：8 8位位准准准准双向并行双向并行I/OI/O口，可驱动口，可驱动4 4个个TTL负载负载 （具有内部上拉电阻具有内部上拉电阻）（对于（对于80528052，其，其P1.0和和P1.1具有第二功能具有第二功能;P1.0P1.0可作定时可作定时/计数器计数器2 2的外部计数触发输入端的外部计数触发输入端T T2 2;P1.1 P1.1可作定时可作定时/计数器计数器2 2的外部计数控制输入端的外部计数控制输入端T T2 2EXEX ）写锁存器写锁存器P1.X锁存器锁存器DCLQ内部总线内部总线读锁存器读锁存器读引脚读引脚

19、P1.X引脚引脚VccR(内部上拉电阻内部上拉电阻)Q(C)P2口：口：8 8位位准准准准双向并行双向并行I/O口口 访问外存储器时，作为地址总线的高访问外存储器时，作为地址总线的高8 8位（位（A15 A8）不访问外存储器时，作为一般不访问外存储器时，作为一般准准准准双向双向I/O口，可驱动口，可驱动 4 4个个TTL负载。负载。P2.X锁存器锁存器DCLQ内部总线内部总线P2.X引脚引脚地址地址Vcc控制控制MUX读锁存器读锁存器读引脚读引脚R(内部自带内部自带 上拉电阻上拉电阻)写锁存器写锁存器 当系统外接存储器容量当系统外接存储器容量256256B B时，时，P2P2口口输出输出地址地

20、址 高高8 8位，位，“控制控制”=1”=1P2.X锁存器锁存器DCLQ内部总线内部总线P2.X引脚引脚地址地址Vcc控制控制=1MUX读锁存器读锁存器读引脚读引脚R(上拉电阻上拉电阻)写锁存器写锁存器 11/01/01/01/00/10/1 当当P2P2口作为一般口作为一般I/OI/O口使用时，是准双向口使用时，是准双向I/OI/O口口 “控制控制”=0”=0（）作为输出作为输出 P2.X 锁存器锁存器DCLQ内部总线内部总线P2.X引脚引脚地址地址Vcc控制控制=0MUX读锁存器读锁存器读引脚读引脚R(上拉电阻上拉电阻)写锁存器写锁存器 01/01/00/10/1 1/01/0 1/01/

21、0P2.X锁存器锁存器DCLQ内部总线内部总线P2.X引脚引脚地址地址Vcc控制控制=0MUX读锁存器读锁存器读引脚读引脚R(上拉电阻上拉电阻)写锁存器写锁存器00 0 1 1 作为输入前，已输出作为输入前，已输出“1”“1”，FETFET管截止，外部数管截止，外部数 据从据从P2.XP2.X引脚送至内部总线引脚送至内部总线（）作为输入作为输入 作为输入前，已输出作为输入前，已输出“0”“0”P2.X锁存器锁存器DCLQ内部总线内部总线P2.X引脚引脚地址地址Vcc控制控制=0MUX读锁存器读锁存器读引脚读引脚R(上拉电阻上拉电阻)写锁存器写锁存器01 1 0 00 0 P PP1.0140V

22、CCP1.1239P0.0P1.2338P0.1P1.3437P0.2P1.4536P0.3P1.5635P0.4P1.6734P0.5P1.7833P0.6RST/VPD932P0.7P3.0/RXD1031EA/VPPP3.1/TXD1130ALE/PROGP3.2/INT01229PSENP3.3/INT11328P2.7P3.4/T01427P2.6P3.5/T11526P2.5P3.6/WR1625P2.4P3.7/RD1724P2.3XTAL21823P2.2XTAL11922P2.1VSS2021P2.080518051（D)P3口：双功能口口：双功能口（具有内部上拉电阻具有内部

23、上拉电阻）P3.0 RXD ：串行数据接收端串行数据接收端(Receive)P3.1 TXD ：串行数据发送端串行数据发送端(Transmit)P3.2 INT0：外部中断外部中断0 0 请求输入端，低电平有效请求输入端，低电平有效P3.3 INT1：外部中断外部中断1 1 请求输入端，低电平有效请求输入端，低电平有效P3.4 T0：定时定时/计数器计数器0 0 外部事件计数输入端外部事件计数输入端 P3.5 T1：定时定时/计数器计数器1 1 外部事件计数输入端外部事件计数输入端 P3.6 WR：外部数据存储器写使能，低电平有效外部数据存储器写使能，低电平有效P3.7 RD：外部数据存储器读

24、使能，低电平有效外部数据存储器读使能，低电平有效 当当P3P3口作为口作为一般一般一般一般I/OI/OI/OI/O口输出口输出口输出口输出使用时，使用时，“第二功能第二功能 输出输出”=1”=1R(上拉电阻上拉电阻)第二功能输入第二功能输入写锁存器写锁存器P3.X锁存器锁存器DCLQ内部总线内部总线读锁存器读锁存器读引脚读引脚P3.X引脚引脚Vcc第二功能输出第二功能输出=1=1&1 1/01/0 1/01/0 0/10/1 1/01/0第二第二功能输入功能输入 当当P3P3口作为口作为第二功能口第二功能口第二功能口第二功能口“输出输出输出输出”使用时，使用时，位锁存器位锁存器=1 1R(上拉

25、电阻上拉电阻)写锁存器写锁存器P3.X锁存器锁存器DCLQ内部总线内部总线读锁存器读锁存器读引脚读引脚P3.X引脚引脚Vcc第二第二功能功能输出输出&1/01/0 1 1 1 0/10/1 1/01/0 当当P3P3口作为口作为输入输入输入输入（一般一般一般一般I/OI/OI/OI/O口输入或第二功能输入口输入或第二功能输入口输入或第二功能输入口输入或第二功能输入）使用时，使用时，“第二功能输出第二功能输出”=1”=1和位锁存器和位锁存器=1=1第二功能输入第二功能输入R(上拉电阻上拉电阻)写锁存器写锁存器P3.X锁存器锁存器DCLQ内部总线内部总线读锁存器读锁存器读引脚读引脚P3.X引脚引脚

26、Vcc第二功能第二功能输出输出=1&1 1 1 1 0 0 1/01/0 1/01/0准双向准双向I/OI/O口口准双向准双向I/OI/O口口准双向准双向I/OI/O口口准双向准双向I/OI/O口口第一功能第一功能负载能力负载能力（LSTTLLSTTL）内部内部上拉电阻上拉电阻第二功能第二功能特性特性4 4个个有有第二功能第二功能P3P34 4个个有有高高8 8位地址位地址P2P24 4个个有有P1P18 8个个无无低低8 8位地址位地址/数据复用数据复用P0P0端口端口并行并行I/OI/O口小结口小结：三、三、MCS-51MCS-51的的存储器组织存储器组织 片内程序存储器（片内程序存储器（

27、ROM/EPROM/ROM/EPROM/FlashFlash）片内数据存储器（片内数据存储器（RAM/SFRRAM/SFR）片外程序存储器（片外程序存储器（EPROM/EEPROM/E2 2PROM/Flash)PROM/Flash)片外数据存储器片外数据存储器 （RAM/ERAM/E2 2PROMPROM ）1 1、物理上，、物理上，MCS-51MCS-51有有 4 4个不同的存储器空间：个不同的存储器空间：2 2、逻辑上，分成、逻辑上，分成3 3个独立的存储器空间：个独立的存储器空间：3 3、程序存储器地址空间程序存储器地址空间 片内片内/片外统一编址的程序存储器空间：片外统一编址的程序存

28、储器空间：6464KBKB 片内数据存储器空间：片内数据存储器空间：128128B B的的RAMRAM（8052/80328052/8032 为为256256B B）和特殊功能寄存器块和特殊功能寄存器块SFR SFR（SpecialSpecial Function Registers)Function Registers)片外数据存储器空间：片外数据存储器空间：6464KBKB外部外部程序程序存储器存储器（60KB）FFFFH1000H 外部外部程序程序存储器存储器（EA=0）（4KB）0000H0FFFH 0FFFH 内部内部程序程序存储器存储器（EA=1）（4KB）0000H0FFFH(8

29、051/80C/8751)（1）片内片内4 4KBKB程序存储器程序存储器（8051/80C51/8751）外部外部程序程序存储器存储器（56KB）FFFFH2000H 0000H1FFFH 内部内部程序程序存储器存储器（EA=1）（8KB）(8052)外部外部程序程序存储器存储器（EA=0）（8KB）0000H1FFFH （B）片内片内8 8KBKB程序存储器（程序存储器（80528052）系统复位后，系统复位后，PCPC值为值为00000000H H，称为称为复位入口地址复位入口地址程序存储器的程序存储器的00000000H0002HH0002H的三个单元保留用于程序的的三个单元保留用于程

30、序的起点；起点；00030003H0032HH0032H的单元用于的单元用于中断服务程序入口地址中断服务程序入口地址。002BH*定时定时/计数器计数器2 2溢出溢出/T T2 2EXEX负跳变负跳变0023H串行口中断串行口中断001BH定时定时/计数器计数器1 1溢出中断溢出中断0013H外部中断外部中断1 1（INTINT1 1）000BH定时定时/计数器计数器0 0溢出中断溢出中断0003H外部中断外部中断0 0（INTINT0 0）中断服务程序中断服务程序入口地址入口地址中中 断断 源源0000HPC0001H0002H0003H8 8个单元个单元000BH8 8个单元个单元0013

31、H8 8个单元个单元001BH8 8个单元个单元0023H8 8个单元个单元002BH 各中断服务程序之间的单元数（各中断服务程序之间的单元数（8 8个），最多存放多个），最多存放多 少条指令？若中断服务程序装不下，怎么处理？同少条指令？若中断服务程序装不下，怎么处理？同 样，程序起始处应该如何设置？样，程序起始处应该如何设置？片内数据存储器地址空间片内数据存储器地址空间（A）片内片内128128B B数据存储器数据存储器（8031/8051/8751）？4 4、数据存储器地址空间、数据存储器地址空间（B B）片内片内256256B B数据存储器数据存储器（8032/8052）内部内部RAMR

32、AM的可位寻址单的可位寻址单元及位地址元及位地址位地址位地址字节地址字节地址 片内特殊功能寄存器片内特殊功能寄存器SFRSFR地址空间地址空间FFH255248特特殊殊功功能能寄寄存存器器80H135128片内特殊功能寄存器片内特殊功能寄存器SFRSFR列表：列表：寄存器符号寄存器符号寄存器名寄存器名字节地址字节地址*ACC累加器累加器E0H*BB寄存器寄存器F0H*PSW程序状态字程序状态字D0HSP堆栈指针堆栈指针81HDPTR数据指针（分数据指针（分DPH和和DPL）83H，82H*P0P0口口80H*P1P1口口90H*P2P2口口A0H*P3P3口口B0H*IP中断优先级控制寄存器中

33、断优先级控制寄存器B8H*IE中断允许控制寄存器中断允许控制寄存器A8HTMOD定时定时/计数器方式控制寄存器计数器方式控制寄存器89H#T2CON定时定时/计数器计数器2控制寄存器控制寄存器C8HTCON定时定时/计数器控制寄存器计数器控制寄存器88HTH0定时定时/计数器计数器0（高字节）（高字节）8CHTL0定时定时/计数器计数器0（低字节）（低字节）8AHTH1定时定时/计数器计数器1（高字节）（高字节）8DHTL1定时定时/计数器计数器1（低字节）（低字节）8BH#TH2定时定时/计数器计数器2（高字节）（高字节）CDH#TL2定时定时/计数器计数器2（低字节）（低字节）CCH#RC

34、AP2H定时定时/计数器计数器2陷阱寄存器（高字节）陷阱寄存器（高字节）CBH#RCAP2L定时定时/计数器计数器2陷阱寄存器（低字节）陷阱寄存器（低字节）CAH*SCON串行控制寄存器串行控制寄存器98HSBUF串行数据寄存器串行数据寄存器99HPCON电源控制寄存器电源控制寄存器97H 有有“*”“*”表示可位寻址的表示可位寻址的SFRSFR 有有“#”“#”表示表示8052/80328052/8032中增加的中增加的SFRSFRFFH255248F0H BE0H ACC特特D0HPSW殊殊C8H T2CON功功B8H IP能能B0H P3寄寄A8HIE存存A0HP2器器98H SCON9

35、0H P188H TCON80H13512880H P0片内特殊功能寄存器片内特殊功能寄存器SFRSFR中的可位寻址单元及寄存器名中的可位寻址单元及寄存器名F0HF7F6F5F4F3F2F1F0BE0HE7E6E5E4E3E2E1E0ACCD0H D7D6D5D4D3D2D1D0PSWC8H CFCECDCCCBCAC9C8T2CONB8H-BDBCBBBAB9B8IPB0H B7B6B5B4B3B2B1B0P3A8H AFAEADACABAAA9A8IEA0H A7A6A5A4A3A2A1A0P298H9F9E9D9C9B9A9998SCON90H9796959493929190P188H8

36、F8E8D9C8B8A8988TCON80H8786858483828180P0内部内部SFRSFR的的可位寻址单元可位寻址单元及位地址及位地址00H内部内部RAM（128B）7FH80HSFRFFH8031/8051/875100H内部内部RAM（低低128B）7FH80HSFR内部内部RAM（高高128B）FFH8032/8052 内部内部RAMRAM的高的高128128B B地址与地址与SFR SFR 的地址是相同的，的地址是相同的，通过不同寻址方式来区别通过不同寻址方式来区别通过不同寻址方式来区别通过不同寻址方式来区别。片外片外RAMRAM地址空间地址空间64KB FFFFH00000

37、H外部外部RAMRAM(64KB)00H内部内部RAM(低低128B)7FH80HSFR内内 部部RAM(高高128B)FFH8032/8052外部外部RAM(64KB)0000HFFFFH00H内部内部RAMRAM(128B)7FH80HSFRFFH8031/8051/8751外部外部RAM(64KB)FFFFH0000H2 2、寄存器（、寄存器（B）用于乘、除指令中；也可用作一般寄存器用于乘、除指令中；也可用作一般寄存器四、专用寄存器四、专用寄存器1 1、累加器（、累加器（A）运算时的暂存寄存器，用来提供操作数和存放运算运算时的暂存寄存器，用来提供操作数和存放运算 结果。（大部分指令均用到

38、累加器）结果。（大部分指令均用到累加器）3 3、程序状态字（、程序状态字（PSW)()(Program Status Word)寄存当前指令执行后的状态。寄存当前指令执行后的状态。PSW:CY ACF0RS1RS0OV-P字节地址字节地址D0H CY：进位标志位。运算操作中最高位产生的进位或进位标志位。运算操作中最高位产生的进位或 借位，常用借位，常用“C”表示表示AC：辅助进位位，辅助进位位，D3 3位向位向D4 4位产生的进位或借位位产生的进位或借位F0：用户标志位，用户可通过软件定义用户标志位，用户可通过软件定义OV：溢出标志位，用于溢出标志位，用于带符号数运算带符号数运算的溢出。即运的

39、溢出。即运 算后的数据超出一个算后的数据超出一个8 8位带符号数的范围：位带符号数的范围：-128 +127 OV=C7 C60101，0111 （+87）+)0111，1001 （+121）=1101，0000 （-48）C=0OV=1即：当运算数的即：当运算数的D7 7或或D6位中只有一个产生进位（或位中只有一个产生进位（或 借位）时，借位）时，OV=1例如：例如：P：奇偶校验标志位，奇偶校验标志位，指令执行后指令执行后累加器累加器 A 中中“1”的的 个数的奇偶性个数的奇偶性。“1”的个数为偶数时的个数为偶数时 P=0;“1”的个数为奇数时的个数为奇数时 P=1;RS1RS1RS0RS0

40、工作寄存器组工作寄存器组对应对应 RAM 地址地址00组组0 000H07H01组组1 108H 0FH10组组2 210H 17H11组组3 318H 1FHRS1，RS0：工作寄存器组选择位工作寄存器组选择位（Registers Select)1FHR7寄存器组寄存器组318HR017HR7寄存器组寄存器组210HR00FHR7寄存器组寄存器组108HR007HR7寄存器组寄存器组000HR0内部内部RAM4 4、堆栈及堆栈指针、堆栈及堆栈指针SP 堆栈：内部堆栈：内部RAM中的一个存储区域。中的一个存储区域。堆栈堆栈顶顶顶顶的地址的地址由堆栈指针由堆栈指针SP指示。指示。堆栈操作：堆栈操

41、作：1 1）压入：将数据存入堆栈区）压入：将数据存入堆栈区 2 2）弹出：从堆栈区中取出数据）弹出：从堆栈区中取出数据 堆栈操作遵循的原则：堆栈操作遵循的原则：1 1）先进后出）先进后出 2 2）栈顶设在高地址方向，栈底设在低地址处）栈顶设在高地址方向，栈底设在低地址处 3 3）压入一个）压入一个Byte，SP+1；弹出一个弹出一个Byte，SP-1 4 4）初始化后）初始化后SP的值为的值为07H。可软件重新定义（故堆栈可软件重新定义（故堆栈 区可为区可为RAM中任意连续区域）中任意连续区域）具体操作为：具体操作为：压入堆栈：先压入堆栈：先SP+1，然后将数据压入然后将数据压入SP 所指单元

42、所指单元 若若(A)=34H，(R0)=25H，当前当前(SP)=07H，执行指令：执行指令：PUSH A PUSH R0RAM(SP+1)SP25H09H(SP+1)SP34H08HSP 07H34HAR025H 弹出堆栈：先将弹出堆栈：先将SP所指单元内容取出，然后所指单元内容取出，然后SP-1，若（若（SP）=10H，执行如下指令：执行如下指令：POP R0POP ARAMSP25H10H(SP-1)SP34H0FH(SP-1)SP 0EH34HAR025H若若 （SP）=10H，执行如下指令的结果如何？执行如下指令的结果如何？POP APOP R0RAMSP25H10H34H09H 0

43、8H25HAR034H累加器累加器A A的内容与的内容与R0R0的内容相互交换的内容相互交换5 5、数据指针、数据指针DPTR 16 16位寄存器，可分成两个独立的位寄存器，可分成两个独立的8 8位寄存器位寄存器DPH和和 DPL MOV DPTR，#6EF4H等效于：等效于：MOV DPH，#6EH MOV DPL，#0F4H作用：常用作访问外部存储器（作用：常用作访问外部存储器（ROM/RAM)的地址寄的地址寄 存器，可指向存器，可指向64KB范围内的任一个单元。范围内的任一个单元。MOVX A，DPTR五、五、MCS-51单片机的时序单片机的时序 振荡周期：为单片机提供驱动信号的振荡源周

44、期振荡周期：为单片机提供驱动信号的振荡源周期 时钟时钟周期：振荡周期的周期：振荡周期的2 2倍（倍（），又称状态周期），又称状态周期S S 机器周期：完成一个基本操作所需的时间，由机器周期：完成一个基本操作所需的时间，由6 6个状个状 态组成态组成 指令周期：完成一条指令所用的时间，通常由指令周期：完成一条指令所用的时间，通常由1 14 4个个 机器周期组成机器周期组成A：单字节单周期单字节单周期(inc a)B：双字节单周期双字节单周期(add a,#data)C：单字节双周期（单字节双周期（inc dptr)D：单字节双周期（单字节双周期（movx)foscALE读操作码读操作码读下一个操

45、作码读下一个操作码（丢弃）（丢弃）读下一个操作码读下一个操作码读操作码读操作码读下一个操作码读下一个操作码读第二个字节读第二个字节读操作码读操作码读操作码读操作码读操作码（丢弃）读操作码（丢弃）读下一个操作码读下一个操作码（丢弃）（丢弃）不取指不取指不取指不取指无无ALEABCD六、节电运行方式六、节电运行方式CHMOS型单片机（如：型单片机（如：80C5180C51）有两种节电运行方式有两种节电运行方式（低功耗方式）：（低功耗方式）：待机方式待机方式和和掉电保持方式掉电保持方式。其硬件。其硬件结构如图：结构如图：(A)在待机方式（在待机方式（IDL=1），），振荡器继续工作，振荡器继续工作，

46、(B)中断系统，串行口，定时器电路继续由时钟所中断系统，串行口，定时器电路继续由时钟所驱驱(C)动，但时钟信号不送往动，但时钟信号不送往CPU，即即CPU处于冻结处于冻结运运 (D)行方式。行方式。(E)退出待机方式的途径：退出待机方式的途径：(F)1）允许的中断请求被相应）允许的中断请求被相应(G)2）硬件复位）硬件复位(B)B)在掉电保持方式（在掉电保持方式（PD=1PD=1），），振荡器停止工作，但振荡器停止工作，但 片内片内RAMRAM的内容被保存的内容被保存(退出的途径是硬件复位退出的途径是硬件复位）（C C）待机方式和掉电保护方式由待机方式和掉电保护方式由SFRSFR中的中的PCO

47、NPCON（电电 源控制寄存器）的相应位来控制。源控制寄存器）的相应位来控制。76543210PCON：SMODGF1GF0PDIDL87HSMOD：串行通讯口的波特率加倍位串行通讯口的波特率加倍位GF1：通用标志位通用标志位1 1GF0：通用标志通用标志0 0PD：掉电保持方式控制位掉电保持方式控制位IDL：待机方式控制位待机方式控制位（D D）待机方式结束方法：待机方式结束方法：触发任何允许的中断请求，将引起硬件对触发任何允许的中断请求，将引起硬件对 PCON.0 PCON.0清零清零 硬件复位，使硬件复位，使PCONPCON寄存器的寄存器的IDL=0IDL=0（E E）掉电保持运行方式结束方法：掉电保持运行方式结束方法：硬件复位，使硬件复位，使PCONPCON寄存器的寄存器的PD=0PD=0作业一：作业一：P53P53 2-8 2-8 2-11 2-11 2-12 2-12 2-14 2-14 2-16 2-16 2-20 2-20 2-21 2-21