微机原理第六章.ppt

《微机原理第六章.ppt》由会员分享，可在线阅读，更多相关《微机原理第六章.ppt（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、6.1 存储器主要技术指标存储器主要技术指标 1.存储容量存储容量:2.指每个存储器所能存储的二进制数的位数；指每个存储器所能存储的二进制数的位数；3.通常用存储单元数与存储字长之积表示。通常用存储单元数与存储字长之积表示。4.2.读写速度读写速度5.半导体存储器芯片的速度一般用存取时间半导体存储器芯片的速度一般用存取时间和和6.存储周期两个指标来衡量。存储周期两个指标来衡量。7.在选择存储器芯片时应注意是否与微处理器在选择存储器芯片时应注意是否与微处理器的的8.总线周期时序匹配。作为一种保守的估计，总线周期时序匹配。作为一种保守的估计，在在9.存储器芯片的手册中可以查得最小读出周期存储器芯片

2、的手册中可以查得最小读出周期10.和最小写周期。和最小写周期。6.1 存储器主要技术指标存储器主要技术指标 如果根据计算，微处理器对存储器的读写周如果根据计算，微处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。则要另选速度更高的存储器芯片。3.非易失性非易失性4.可靠性可靠性微机系统中存储器的层次结构如下图所示。微机系统中存储器的层次结构如下图所示。6.2 存储器分类存储器分类存储器系统由外存储器和内存储器两部分组成。存储器系统由外

3、存储器和内存储器两部分组成。内存储器的分类如下：内存储器的分类如下：6.2 存储器分类存储器分类图图6.1 六个六个MOS管组成的静态管组成的静态RAM基本存储电路基本存储电路B图图6.2 SRAM芯片芯片Intel 6264 Intel 6264引脚排列及功能 SRAM芯片芯片Intel 6264A12A0为片内为片内地址寻址线地址寻址线CS1、CS2为片外为片外地址寻址线地址寻址线图图6.3 SRAM芯片芯片Intel 2114 Intel 2114引脚排列及功能 CSWED1D400写入数据写入数据01读出数据读出数据1X高阻高阻图图6.4 6116管脚和功能框图管脚和功能框图图图6.5

4、 单管动态存储器基本存储电路单管动态存储器基本存储电路CV1图图6.6 Intel 2164A引脚与逻辑符号引脚与逻辑符号图图6.7 Intel 2164A内部结构示意图内部结构示意图图图6.8 掩膜掩膜ROM电路原理图电路原理图图图6.9 熔丝式熔丝式PROM的基本存储结构的基本存储结构图图6.10 浮栅浮栅MOS EPROM存储电路存储电路D图图6.11 2764A功能框图功能框图表表6-1 2764A的工作方式选择表的工作方式选择表方式A12A0VPPVCC数据端功能读低低高VCC5V数据输出输出禁止低高高VCC5V高阻备用高VCC5V高阻编程低高低12.5VVCC数据输入校验低低高12

5、.5VVCC数据输出编程禁止高12.5VVCC高阻标识符低低高高低高VCCVCC5V5V制造商编码器件编码引脚由由10241芯片构成芯片构成1KB存储系统存储系统位扩展设计实例位扩展设计实例位扩展设计实例位扩展设计实例请分析地址范围？请分析地址范围？由由2114芯片构成芯片构成1KB存储系统存储系统由由2K8的的6116构成构成8K8的存储器系统的存储器系统字节扩展设计实例字节扩展设计实例 字节扩展设计实例字节扩展设计实例 请分析地址范围？请分析地址范围？字节和位扩展字节和位扩展 由由2114芯片构成芯片构成2KB存储系统存储系统一个存储体通常由多个存储器芯片组成，一个存储体通常由多个存储器芯

6、片组成，CPU要实现对存储单元的访问，首要实现对存储单元的访问，首先先要要选择选择存储存储器器芯片芯片，然后，然后再再从选中的芯片中依照地址码从选中的芯片中依照地址码选择选择相应的存储相应的存储单元单元读读/写数据。写数据。存储器地址译码存储器地址译码存储器地址译码存储器地址译码通常，通常，CPU输出的输出的低位地址码低位地址码用作用作片内寻址片内寻址，来，来选择选择片内具体的存储单元片内具体的存储单元；而芯片的片选信号则是通过而芯片的片选信号则是通过CPU的的高位地址高位地址线译线译码得到，作码得到，作片外寻址片外寻址，以选择该芯片的所有存储，以选择该芯片的所有存储单元在单元在整个存储地址空

7、间整个存储地址空间中的中的具体位置具体位置。存储器地址译码方法通常有三种：存储器地址译码方法通常有三种：全地址译码方式。全地址译码方式。部分地址译码方式。部分地址译码方式。线选译码方式。线选译码方式。存储器地址译码存储器地址译码全地址译码方式全地址译码方式除直接与存储器芯片相连的地址线外，除直接与存储器芯片相连的地址线外，所有剩余所有剩余的的高位地址线都被连接到地址译码器，参加地址译码，其高位地址线都被连接到地址译码器，参加地址译码，其译码输出作为存储器芯片的片选信号。译码输出作为存储器芯片的片选信号。优点：优点：每一个存储单元只对应内存空间的一个地址，每一个存储单元只对应内存空间的一个地址，

8、即地址无重叠。即地址无重叠。缺点：缺点：译码电路复杂，费硬件。译码电路复杂，费硬件。存储器地址译码存储器地址译码例例61 在在8088 CPU工作在工作在最大方式最大方式组成的微机应用组成的微机应用系统中，扩充设计系统中，扩充设计8kB的的SRAM电路，电路，SRAM芯片用芯片用Intel 6264。若分配给该。若分配给该SRAM的起始地址为的起始地址为62000H，片选信号（片选信号（CS1）为低电平有效。请用全地址译码方法设）为低电平有效。请用全地址译码方法设计该计该SRAM存储器的片选信号形成电路。存储器的片选信号形成电路。全地址译码方式全地址译码方式（2）部分地址译码方式）部分地址译码

9、方式部分地址译码方式也称为局部地址译码方式。部分地址译码方式也称为局部地址译码方式。其方法是其方法是某些高位地址线被省略某些高位地址线被省略而不参加地址译而不参加地址译码。简化了地址译码电路，但地址空间有重叠。码。简化了地址译码电路，但地址空间有重叠。优点：优点：简化了地址译码电路，省硬件。简化了地址译码电路，省硬件。缺点：缺点：地址空间有重叠，浪费了地址空间。地址空间有重叠，浪费了地址空间。存储器地址译码存储器地址译码部分地址译码方式部分地址译码方式例例6.2 在在8088CPU工作在工作在最小方式最小方式组成的微机组成的微机应用系统中，扩充设计应用系统中，扩充设计8kB的的SRAM电路，电

10、路，SRAM芯芯片用片用Intel 6264。若分配给该。若分配给该SRAM的地址范围的地址范围00000H0FFFFH，片选信号（，片选信号（CS1）为低电平有）为低电平有效。请用部分地址译码方法设计该效。请用部分地址译码方法设计该SRAM存储器的片存储器的片选信号形成电路。选信号形成电路。（3）线选地址译码方式）线选地址译码方式线选法是指用存储器芯片片内寻址以外的系统的线选法是指用存储器芯片片内寻址以外的系统的高位地址线中的某一条，作为存储器芯片的片选控制高位地址线中的某一条，作为存储器芯片的片选控制信号。信号。优点：优点：选择芯片不需要外加逻辑电路，译码线路简单。选择芯片不需要外加逻辑电

11、路，译码线路简单。缺点：缺点：地址重叠区域多，不能充分利用系统的存储器地址重叠区域多，不能充分利用系统的存储器空间空间。存储器地址译码存储器地址译码存储器地址译码电路存储器地址译码电路存储器的地址译码电路形式很多，概括为：存储器的地址译码电路形式很多，概括为：l组合电路（门电路）形式。组合电路（门电路）形式。l专用译码器形式，如专用译码器形式，如3-8译码器译码器74LS138。l数字比较器形式。数字比较器形式。lEPROM形式。形式。lGAL、CPLD/FPGA形式。形式。专用译码器专用译码器例例6.3 在某在某8088微处理器系统中，需要用微处理器系统中，需要用8片片6264构成一个构成一

12、个64kB的存储器的存储器。其地址分配在。其地址分配在00000H0FFFFH内存空间，地址译码采用全译码内存空间，地址译码采用全译码方式，用方式，用74LS138作译码器，请画出存储器译码电作译码器，请画出存储器译码电路。路。用用74LS138作译码器的存储器译码电路作译码器的存储器译码电路 8088系统中存储器的组成系统中存储器的组成 例例.在在8088CPU8088CPU工作在最大方式组成的微机系统工作在最大方式组成的微机系统中，扩充设计中，扩充设计8K8K字节的字节的SRAMSRAM存储器电路。存储器电路。SRAMSRAM芯芯片选用片选用Intel6264Intel6264，起始地址从

13、起始地址从04000H04000H开始，译开始，译码电路采用码电路采用74LS13874LS138。计算此计算此RAMRAM存储区的最高地址为多少？存储区的最高地址为多少？画出此存储器电路与系统总线的连接图。画出此存储器电路与系统总线的连接图。计算此计算此RAMRAM存储区的最高地址为多少？存储区的最高地址为多少？因为因为Intel 6264存储容量为存储容量为8K 8（字节），（字节），所以设计此存储电路共需所以设计此存储电路共需1片片6264芯片。因此最高芯片。因此最高地址为：地址为：04000H+02000H-1=05FFFH8088系统中存储器的组成系统中存储器的组成 8088系统中存

14、储器的组成系统中存储器的组成 画出此存储器电路与系统总线的连接图画出此存储器电路与系统总线的连接图 80888088CPUCPU最最大大方方式式系系统统总总线线D7-D0D7-D0A19-A16A19-A16A15-A0A15-A0MEMWMEMWMEMRMEMRIOWIOWIORIOR确定总线及总线信号确定总线及总线信号电路连接电路连接 片选信号片选信号A12A0D0D7D0D7+5V80888088CPUCPU最最大大方方式式系系统统总总线线 6264A19-A13A19-A13A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0 0 0 0 0 0 1

15、 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1片外寻址片外寻址与与6264芯片的芯片的A12 A0相连，作片内寻址相连，作片内寻址高位不变地址部分，去参加译码，高位不变地址部分，去参加译码，作作62646264的的 片选信号。片选信号。8K 地址分析地址分析 译码电路设计方法译码电路设计方法1（用用用用74LS13874LS13874LS13874LS138专用译码器码）专用译码器码）专用译码器码）专用译码器码）A19A18A17A16MEMWA15A14MEMR片选信号片选信号A1374LS138+5VG1 Y0G2A Y1G2B Y2 Y3 C Y4 B Y5A Y6 Y7译码电路设计方法译码电路设计方法2（用门电路译码）用门电路译码）用门电路译码）用门电路译码）1 11 1片选信号片选信号8086系统中存储器的组成系统中存储器的组成 例例6.6 在在8086最小方式系统中，利用最小方式系统中，利用2片片Intel 6264构成连续的构成连续的RAM存储区域，起始地存储区域，起始地址为址为00000H，利用，利用74LS155设计译码电路，设计译码电路，画出此画出此RAM电路与电路与8086最小方式系统的连接图。最小方式系统的连接图。8086系统中存储器的组成系统中存储器的组成