VHDL第一章课件.ppt
《VHDL第一章课件.ppt》由会员分享,可在线阅读,更多相关《VHDL第一章课件.ppt(25页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、VHDL语言讲授严宇总学时64学时(上机实验32学时)联系方式考试方式考试方式(说明,成绩评定方法)成绩评定由期末考试、期中考试、作业和平时考勤构成。期末考试占期末考试占50%,上机实验,上机实验20%,作业和平时考勤占,作业和平时考勤占30%。课外自学要求课外自学要求(包含作业要求)本课程理论性较强,应按时完成老师布置的作业。课外要求大家预习和复习巩固。1第1章 VHDL语言基础1.1 VHDL基本概念基本概念1.2 VHDL程序实体程序实体1.3 VHDL程序结构体程序结构体21.1 VHDL基本概念u1.1.1 硬件描述语言硬件描述语言u1.1.2 VHDL程序的实体程序的实体u1.1.
2、3 VHDL程序的结构体程序的结构体31.1.1 硬件描述语言硬件描述语言(Hardware Description Language,HDL):即可以描述硬件电路的功能、信号连接关系及即可以描述硬件电路的功能、信号连接关系及定时关系的一种语言。目前,定时关系的一种语言。目前,VHDL和和Verilog已先后成为已先后成为IEEE标准硬件描述语言。标准硬件描述语言。硬件描述语言(硬件描述语言(HDL)的特点:)的特点:可以借鉴高级编程语言的功能特性对硬件电路可以借鉴高级编程语言的功能特性对硬件电路的行为和结构进行高度抽象化和规范化的描述;的行为和结构进行高度抽象化和规范化的描述;同时,还可以对
3、硬件电路的设计进行不同层次、同时,还可以对硬件电路的设计进行不同层次、不同领域的模拟验证和综合优化等处理,从而使不同领域的模拟验证和综合优化等处理,从而使硬件电路的设计达到高度自动化。硬件电路的设计达到高度自动化。4 硬件描述语言硬件描述语言 VHDL:VHDL 的英文全名是的英文全名是VHSIC(Very High Speed Integrated Circuits)Hardware Description Language,即超高速集成电即超高速集成电路硬件描述语言。路硬件描述语言。于于1983年由美国国防部提出,由年由美国国防部提出,由IEEE进一步进一步发展,并在发展,并在1987年年
4、12月作为月作为IEEE-STD-1076 标准发布,标准发布,1993年被更新为年被更新为IEEE-STD-1164 标准,目前已被广泛应用。标准,目前已被广泛应用。1995年年 我国技术监督局制定的我国技术监督局制定的CAD通用技术规范通用技术规范推荐推荐VHDL作为我国电子设计自动化硬件描述语言的国家标准。至此,作为我国电子设计自动化硬件描述语言的国家标准。至此,VHDL在我国迅速普及,现在已成为从事硬件电路设计开发人员在我国迅速普及,现在已成为从事硬件电路设计开发人员所所必须掌握必须掌握 的一门的一门 技术。技术。51.1.2 HDL语言的种类 Verilog HDL Verilog
5、HDL于1983年由Gate Way Design Automatic公司的Phil Moorby首创。他在19841985年间成功设计了Verilog-XL仿真器,于1986年提出了快速门级仿真的XL算法,使Verilog HDL语言变得更加丰富和完善,从而受到了EDA工具设计公司的青睐。1989年Candence公司购买了GDA公司,Verilog HDL语言从此变为Candence公司的“财产”,成为该公司的EDA设计环境上的硬件描述语言。经过该公司的努力,Verilog HDL于于1995年成为年成为IEEE标准标准,即Verilog HDL 1364-1995。6BLM Menter
6、 Graphics公司是一家著名的EAD工具开发公司,它的EDA设计工具在综合、仿真、验证等方面都有独到之处。Menter公司的硬件描述语言BLM由PASCAL语言发展而来。BLM硬件描述语言还未成为IEEE标准。AHDL语言具有C语言设计风格,好学好用,再加上ALTERA公司的大力推广,使它得到了众多用户的使用。只有只有VHDL语言和语言和Verilog-HDL语言成为语言成为IEEE 标准标准语言。语言。71.2 VHDL程序的实体程序的实体1.2.1 VHDL程序程序基本结构基本结构例例1 一个一个2输入的与门的逻辑描述输入的与门的逻辑描述LIBRARY ieee;-库说明语句库说明语句
7、USE ieee.std_logic_1164.ALL;-程序包说明语句程序包说明语句ENTITY and2 ISPORT(a,b:IN STD_LOGIC;y :OUT STD_LOGIC);END and2;ARCHITECTURE and2x OF and2 ISBEGINy=a AND b;END and2x;实体部分实体部分结构体部分结构体部分8VHDL设计文件的两个基本组成部分实体实体(Entity)结构体结构体(Architecture)配置配置(Configuration)包集合包集合(Package)库库(Library)一个完整的一个完整的VHDL程序程序库库 用于存放已编
8、译的实体、结构体、包集合和配置l1.2.1 VHDL程序程序基本结构基本结构实体部分实体部分描述设计系统的外部接口信号(即输入/输出信号)结构体结构体用于描述系统的内部电路配置配置用于从库中选取所需元件安装到设计单元的实体中包集合包集合存放各设计模块能共享的数据类型、常数、子程序等9一个电路系统的程序设计只只有有一一个个实实体体,可以有多个结构体多个结构体。一个设计实体至少包含一个结构体或多个结构体,构成一个电子系统。101.2.2 实体的组成(实体的组成(ENTITY)实体的一般格式为实体的一般格式为:ENTITY 实体名实体名 IS类属参数说明类属参数说明;端口说明端口说明;END;ENT
9、ITY、IS、END是是VHDL的关键字(保留字)。的关键字(保留字)。实体中的每一个实体中的每一个I/O信号被称为信号被称为端口端口,其功能对应于电路,其功能对应于电路 图图符号的一个引脚。符号的一个引脚。端口说明端口说明则是对一个实体的一组端口的定义,则是对一个实体的一组端口的定义,即对基本设计实体与外部接口的描述。端口是设计实体和外部即对基本设计实体与外部接口的描述。端口是设计实体和外部环境动态通信的通道。环境动态通信的通道。ayand2b类属参数说明是可选部分。如果需要,可使用以类属参数说明是可选部分。如果需要,可使用以“GENERIC”语句来指定该设计单元的类属参数(如延时、功耗等)
10、。语句来指定该设计单元的类属参数(如延时、功耗等)。实体名实体名、端口名等均应为端口名等均应为符合符合VHDL命名规则命名规则 的标识符。的标识符。11例例1-21-2:八位加法器实体说明程序八位加法器实体说明程序ENTITY add8 IS PORT(a,b:IN STD_LOGIC_VECTOR(7 downto 0);Ci:IN STD_LOGIC;Sum:OUT STD_LOGIC_VECTOR(7 downto 0);Co:OUT STD_LOGIC);END add8;由实体说明画出八位加法器由实体说明画出八位加法器add8的电路图如下所示。的电路图如下所示。add8a7.0b7.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL 第一章 课件
限制150内