4数字电子基础-组合逻辑电路.pptx

《4数字电子基础-组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《4数字电子基础-组合逻辑电路.pptx（52页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、本章内容组合逻辑电路的分析与设计 常用中规模集成电路南京大学金陵学院肇莹2021/9/121组合逻辑电路Output=Function(Input)2021/9/122组合逻辑电路的分析2021/9/123组合逻辑电路设计2021/9/124组合逻辑电路设计设计一个3位奇偶校验电路，当输入变量中有奇数个“1”时，输出为“1”,否则，输出为“0”.用与非门来实现。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011110002021/9/125组合逻辑电路设计111101ABC000110112021/9/126&ABCF组合逻辑电路设计2021/9

2、/127组合逻辑电路设计2021/9/128组合逻辑电路设计2021/9/129组合逻辑电路设计2021/9/1210译码器用二极管组成的译码器2021/9/1211译码器3-to-8 译码器 74LS1382021/9/1212G1ABCY0Y1Y2Y3Y4Y5Y6Y774x13815141312111097645123Pin-8 is GNDPin-16 is VCC表示低电平有效译码器2021/9/1213译码器4线-16线译码器2021/9/1214译码器的应用用译码器来实现逻辑函数。当译码器在工作状态下2021/9/1215译码器的应用 例G1G2AG2BABCY0Y1Y2Y3Y4Y

3、5Y6Y774x13815141312111097645123&100XYZ2021/9/1216二十进制译码器 74LS422021/9/1217七段显示译码器BS201A2021/9/1218灭零输入端 ：灭灯输入/灭零输出 ：74x48A3A2A1A0abcdefg00001001七段显示译码器灯测试端 ：2021/9/1219七段显示译码器2021/9/1220七段显示译码器2021/9/1221编码器Request EncoderREQ1REQ2REQ3REQNRequestors number2021/9/1222优先权编码器74x14874x148EII7I6I5I4I3I2I1

4、I0A2A1A0GSEO54321131211106791415EOInputOutputEII0I1 I2I3I4I5I6I7A2A1A0GS1000000000XX XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX00XXX00000011111111111111111111111111111111111111111100000011001010011101001010110110101111011101EI-EnableGS-表示编码器工作，并且有编码信号输入(Got Someting)EO-表示编码器工作，但是没有编码信号输入。2021/9/122374x148EII7I

5、6I5I4I3I2I1I0A2A1A0GSEO54321131211106791415EII7I6I5I4I3I2I1I0A2A1A0GSEO5432113121110679141516线-4线编码器Request 15Request 14Request 13Request 12Request 11Request 10Request 9Request 8Request 7Request 6Request 5Request 4Request 3Request 2Request 1Request 0&A3A2A1A02021/9/1224数据选择器74x1532021/9/1225数据选择器ENA

6、BCD0D1D2D3D4D5D6D7YY74x151711104932115141312562021/9/1226数据选择器的扩展 AY0Y1ENBC扩展位数2021/9/1227数据选择器的应用 用数据选择器来实现逻辑函数ENABCD0D1D2D3D4D5D6D7YY74x1517111049321151413125600001111试用4选1数据选择器来实现2021/9/1228数值比较器+AB1位数值比较器如何比较 2021/9/1229数值比较器(74x85)2021/9/1230数值比较器(74x85)A0B0A1B1A2B2B3A374x8523410912111314151765

7、2021/9/1231数值比较器(74x85)注意:当只比较两个四位二进制数时，例:+5VX0Y0X1Y1X2Y2X3Y3X4Y4X5Y5X6Y6X7Y4A0B0A1B1A2B2B3A374x85A0B0A1B1A2B2B3A374x852021/9/1232数值比较器(CC14585)2021/9/1233数值比较器(CC14585)2021/9/1234半加器XY0011S11CoutXY001112021/9/1235全加器 全加器的真值表ABCin0100011110SABCin0100011110Cout11111111?Cin 是进位输入信号Cout 是进位输出信号2021/9/1

8、236全加器 A BCoSFA全加器逻辑符号Ci进位传输信号Propagate进位产生信号Generate2021/9/1237全加器如何设计 4-bit全加器?A BCoSFACi A BCoSFACi A BCoSFACi A BCoSFACiCOUT2021/9/1238超前进位加法器对于四位二进制数的加法，2021/9/123974x2832021/9/124074x283C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283C0C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283A0B0A1B1B2B3A2A3B7B6B5B4A7A6A5A4C8S3:0

9、S7:4如何实现8位二进制数的加法？2021/9/1241组合逻辑电路中的竞争冒险现象&+10假设X=Y=10型冒险2021/9/1242组合逻辑电路中的竞争冒险现象A1型冒险2021/9/1243消除竞争冒险现象的方法ZXY00011110011111存在0型冒险2021/9/1244消除竞争冒险现象的方法WXYZ00000111100111101111111111WXYZ00000111100111101111111111 存在0型冒险2021/9/1245组合逻辑电路设计设计一个组合逻辑电路，实现两个一位二进制数的加法和减法运算。(1)用门电路实现；(2)用3-to-8译码器实现2021

10、/9/1246组合逻辑电路设计2021/9/1247组合逻辑电路设计11111111111111112021/9/1248组合逻辑电路设计2021/9/1249例：例：设计设计一个函数一个函数发发生器生器电电路，它的功能表如下表所示，要求：路，它的功能表如下表所示，要求：组合逻辑电路设计（1）用卡诺图法写出函数）用卡诺图法写出函数Y的最简与或表达式；的最简与或表达式；（2）用一个）用一个8选选1数据选择器数据选择器74LS151实现；实现；（3）用两个）用两个3线线8线译码器线译码器74LS138实现；实现；（可以附加适当的门电路）（可以附加适当的门电路）2021/9/12502021/9/12512021/9/1252