微机原理第四章.ppt

《微机原理第四章.ppt》由会员分享，可在线阅读，更多相关《微机原理第四章.ppt（55页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微 机 原 理微机原理第四章 存储器系统微 机 原 理4.1 概述 衡量存储器的性能指标主要有三个：容量、速度和成本。为了兼顾以上三个方面的指标，通常采用三级存储器结构：高速缓冲存储器、主存储器和辅助存储器。其速度接近高速缓存的速度，其容量接近辅存的容量，位成本接近廉价慢速的辅存平均价格。本章重点介绍半导体存储器的工作原理、计算机主存的构成和工作过程、存储器的层次结构。微 机 原 理4.1.1 存储器分类 1按构成存储器的器件和存储介质分类 按构成存储器的器件和存储介质主要可分为：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。从五十年代开始，磁芯存储器曾度

2、成为主存储器的主要存储介质。但从七十年代起，半导体存储器逐渐取代了磁芯存储器的地位。目前，绝大多数计算机都使用的是半导体存储器。微 机 原 理2按存储器的存取方式分类 按存取方式可分为随机存取存储器、只读存储器等(1)随机存储器 RAM(Random Access Memory)随机存储器(又称读写存储器)是指通过指令可以随机地对各个存储单元进行读和写，在一切计算机系统中，主存储器大都采用随机存储器。按照存放信息的方式不同，随机存储器又可分为静态和动态两种。静态RAM(SRAM)是以双稳态元件作为基本的存储单元来保存信息，而动态RAM(DRAM)是靠电容来存放信息的，使得这种存储器中存放的信息

3、容易丢失，必须定时进行刷新。微 机 原 理(2)只读存储器 ROM(Read-Only Memory)只读存储器是一种对其内容只能读出不能写入的存储器。它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。随着半导体技术的发展，只读存储器也出现了不同的种类，如可编程序只读存储器PROM(Programmable ROM)，可擦除可编程只读存储器EPROM(Erasible Programmable ROM)和电可擦除可编程只读存储器EEPROM(Electric Erasible Programmable ROM)

4、以及近年来发展起来的快擦型存储器(Flash Memory)具有EEPROM的特点。微 机 原 理3按在计算机中的作用分类 按在计算机中的作用可以分为主存储器(内存)、辅助存储器(外存)、缓冲存储器等。主存储器速度高，但容量较小，每位价格较高。辅存速度慢，容量大，每位价格低。缓冲存储器用在两个不同工作速度的部件之间，在交换信息过程中起缓冲作用。微 机 原 理 双极型半导体存储器 随机存储器(RAM)MOS存储器（静态、动态）主存储器 可编程只读存储器PROM 只读存储器(ROM)可擦除可编程只读存储器 EPROM，EEPROM 存储器 掩膜型只读存储器MROM 快擦型存储器 磁盘(软盘、硬盘、

5、盘组)存储器 辅助存储器 磁带存储器 光盘存储器 缓冲存储器p微 机 原 理4.1.2 存储器系统结构微 机 原 理 1基本存储单元 一个基本存储单元可以存放一位二进制信息，其内部具有两个相互对立的状态，并能够在外部对其状态进行识别和改变。2存储体 一个基本存储单元只能保存一位二进制信息，若要存放MN个二进制信息，就需要用MN个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。如8k8表示存储体中一共8K个存储单元，每个存储单元存放8位二进制数据。微 机 原 理3地址译码器 存储器系统是由许多存储单元构成的，CPU要对某个存储单元进行读写操作时，必须先

6、通过地址总线发出所需访问存储单元的地址码。地址译码器的作用是接受地址信号并对它进行译码，选中该地址码相对应的存储单元，以便对该单元进行读写操作。存储器地址译码有单译码与双译码两种方式。(1)单译码 (2)单译码方式又称字结构，全部地址码只用一个电路译码，译码输出的选择线直接选中对应的存储单元。这一方式需要的选择线数较多，只适用于容量较小的存储器。如前图所示。微 机 原 理(2)双译码 在双译码结构中，将地址译码器分成行译码器(又叫X译码器)和列译码器(又叫Y译码器)两部分，行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。如下图所示。微 机 原 理4片选与读写控制电路 片选

7、信号用以实现存储器芯片的选择。当片选信号有效时，才能对其进行读写操作。在选择存储单元时，要先进行片选，再在芯片中选择与地址相应的存储单元。片选信号一般由地址译码器的输出及一些控制信号来形成。读/写控制电路则用来控制对芯片的读/写操作。5I/O电路 I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入。6集电极开路或三态输出缓冲器 为了扩充存储器系统的容量，需要通过集电极开路或三态输出缓冲器，将几片RAM芯片的数据线并联使用或与双向的数据线相连。7其它外围电路微 机 原 理4.1.3 存储器的性能指标 1、存储器容量 存储器容量是指存储器所有存储单元的数量，即字节数。或可以

8、容纳的二进制信息总量，即存储信息的总位(bit)数。2、存取速度 存储器的速度直接影响计算机的速度。存取速度可用存取时间和存储周期这两个时间参数来衡量。3、可靠性 存储器的可靠性用MTBF(Mean Time Between Failures)平均故障间隔时间来衡量。4、功耗 存储器芯片正常工作时所消耗的电能，可用某个存储单元或整个芯片的功耗来表示。微 机 原 理4.2 读写存储器 RAM读写存储器分为静态RAM与动态RAM两种。4.2.1 静态 RAM(SRAM)1基本存储单元 静态RAM的基本存储单元是由两个增强型的NM0S反相器交叉耦合而成的触发器。每个基本的存储单元由六个MOS管构成，

9、所以，静态存储电路又称为六管静态存储电路。微 机 原 理六管静态存储单元微 机 原 理静态存储电路结构组成原理图微 机 原 理2静态RAM存储器芯片Intel 2114Intel 2114是一种1K4的静态RAM存储器芯片，其它的典型芯片有Intel 6116/6264/62256等。(1)芯片的内部结构(2)存储矩阵(3)地址译码器(4)I/O控制电路(5)片选及读、(6)写控制电路 微 机 原 理(2)Intel 2114的外部结构 Intel 2114 RAM存储器芯片为双列直插式集成电路芯片，共有18个引脚。A0-A9：10根地址信号输入引脚；：读写控制信号输入引脚；I/O1I/O4：

10、4根数据 输入输出信号引脚；：片选信号输入引脚；+5V：电源；GND：地；微 机 原 理4.2.2 动态RAM(DRAM)1动态RAM基本存储单元 动态RAM的基本存储单元，由一个MOS管T1和位于其栅极上的分布电容C构成。当栅极电容C上充有电荷时，表示该存储单元保存信息“1”。反之，当栅极电容上没有电荷时，表示该单元保存信息“0”。动态RAM存储单元实质上是依靠T1管栅极电容的充放电原理来保存信息的，电容上所保存的电荷就会泄漏。在动态RAM的使用过程中，必须及时地向保存“1”的那些存储单元补充电荷，以维持信息的存在。这一过程，就称为动态存储器的刷新操作。微 机 原 理2动态RAM存储器芯片I

11、ntel 2164A Intel2164A是一种64K1的动态RAM存储器芯片，其他 典型芯片有Intel 21256/21464等。(1)Intel 2164A的内部结构 微 机 原 理 存储体：64K1的存储体由4个128128的阵列构成；地址锁存器：Intel 2164A采用双译码方式，16位地址 信息分两次送入芯片，且通过同一组引脚分两次接收，故在芯片内部有一个锁存8位地址信息的地址锁存器；数据输入缓冲器：用以暂存输入的数据；数据输出缓冲器：用以暂存要输出的数据；1/4I/O门电路：由行、列地址信号的最高位控制，从相 应的4个存储矩阵中选择一个进行输入输出操作；行、列时钟缓冲器：用以协

12、调行、列地址的选通信号；写允许时钟缓冲器：用以控制芯片的数据传送方向；128读出放大器：接收由行地址选通的4128个存储单元 的信息，放大后写回原存储单元，实现刷新操作；1/128行、列译码器：分别用来接收7位的行、列地址，从 128128个存储单元中选定某一单元，对其进行读/写操作。微 机 原 理(2)Intel 2164A的外部结构：Intel 2164A是具有16个引脚的双列直插式芯片。A0A7：地址信号的输入引脚；：行地址选通信号输入引脚；：列地址选通信号输入引脚；：写允许控制信号输入引脚；DIN ：数据输入引脚；DOUT：数据输出引脚；VDD：+5V电源引脚；Vss ：地；微 机 原

13、 理4.3 只读存储器 ROM 4.3.1 掩模 MROM 图示44位的MOS ROM存储阵列，采用单译码方式。有两位地址输入，译码后输出四条字选择线为行，输出的位线为列线，行列的交叉处有管子则该位为“0”，没有管子则该位为“1”，交叉处的连接是在制造时由二次光刻版的图形掩模所决定的，一旦芯片制成后，用户是无法变更其结构的。保存的信息，在电源消失后，也不会丢失，将永远保存下去。微 机 原 理4.3.2 可编程的 PROM PROM存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，意味着该存储器中所有的存储内容均为“0”。如果用户需要写入程序，

14、则要通过专门的PROM写入电路，产生足够大的电流把要写入“1”的那个存储位上的二极管击穿，造成这个PN结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了“1”。还有一种熔丝式PROM，用户编程时，靠专用写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入“1”的目的。写入的过程称之为固化程序，PROM器件只能固化一次程序，数据写入后，就不能再改变了。微 机 原 理4.3.3 可擦除可编程序的EPROM1基本存储电路 可擦除可编程的ROM又称为EPROM。这种EPROM电路在N型的基片上扩展了两个高浓度的P型区，分别引出源极（S）和漏极(D)，在源极与漏极之间有一个由多晶硅做成的栅

15、极，但它是浮空的，被绝缘物SiO2所包围。出厂时浮空栅极上没有电荷，管子内没有导电沟道，源极与漏极之间不导电，此时表示该存储单元保存的信息为“1”；微 机 原 理 编程时，若要使该单元保存信息“0”，则只要在漏极和源极之间加上+25V的电压，同时加上编程脉冲信号(宽度约为50ns)，漏极与源极之间被瞬时击穿，就会有电子通过SiO2绝缘层注入到浮动栅。浮动栅被SiO2绝缘层包围，注入的电子无泄漏通道，且浮动栅为负，就形成了导电沟道使相应的单元导通，则该单元所保存的信息为“0”。如果要清除存储单元中所保存的信息，就必须设法将其浮动栅上的负电荷释放掉。当用一定波长的紫外光照射浮动栅时，负电荷便可以获

16、取足够的能量，摆脱SiO2的包围，以光电流的形式释放掉，源极与漏极之间不导电。恢复保存的信息为“1”的状态。该单元又可重新编程。EPROM存储器芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射l520分钟。微 机 原 理2EPROM 芯片 Intel 2716 Intel2716是一种2K8的EPROM存储器芯片，双列直插式封装，24个引脚。其它的典型芯片有Intel 2732、Intel 2764、Intel 27256等。(1)芯片的内部结构(2)存储阵列；存储阵列由2K8个浮动栅MOS管构成；(3)7位行地址译码器；(4)

17、4位列地址译码器；(5)输出允许、片选(6)和编程逻辑；数据输出缓冲器；微 机 原 理(2)芯片的外部结构 Intel2716具有24个引脚，各引脚的功能如下：Al0A0：地址信号输入引脚；O7O0：双向数据信号输入输出引脚；：片选信号输入引脚；：数据输出允许控制信号引脚；Vcc：+5v电源；VPP：+25v电源；GND：地。微 机 原 理4.3.4 电可擦除可编程序的EEPROM 电可擦除可编程序的ROM也称为EEPROM即E2PROM。其工作原理与EPROM类似，在E2PROM中，漏极上面增加了一个隧道二极管，它在第二栅极与漏极之间的电压VG的作用下，可以使电荷通过它流向浮动栅；若VG的极

18、性相反也可以使电荷从浮动栅流向漏极，所用的电流是极小的。擦除可以按字节分别进行。字节的编程和擦除都只需要10ms，可以进行在线的编程写入。常用的典型芯片有2816/2864等 微 机 原 理4.3.5 快擦型存储器(F1ash Memory)快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。快擦型存储器可替代EEPROM，在某些应用场合还可取代需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器的非易

19、失性和快速读取的特点，能满足固态盘驱动器的要求。同时，可替代便携机中的ROM，以便随时写入最新版本的操作系统。快擦型存储器还可应用于MP3、U盘、各种仪器设备以及计算机的外部设备中。典型的芯片有27F256/28F016/28F020等。微 机 原 理4.4 存储器芯片扩展及其与CPU的连接4.4.1 存储器芯片与CPU的连接 CPU对存储器进行读写操作，首先要由地址总线给出地址信号，然后要发出相应的读/写控制信号，最后才能在数据总线上进行信息交流。存储器芯片与CPU的连接，主要有以下三个部分：地址线的连接；数据线的连接；控制线的连接；微 机 原 理在连接中要考虑的问题有以下几个方面：1CPU

20、总线的负载能力；2CPU的时序和存储器的存取速度之间的配合问题；3存储器的地址分配和片选问题；内存通常分为RAM和ROM两大部分。而RAM又分为系统区和用户区，用户区又要分成数据区和程序区。ROM的分配也类似，所以内存的地址分配是一个重要的问题。单片存储器芯片的容量是有限的，通常要由许多片才能组成一个存储器，即如何产生片选信号的问题。4控制信号的连接；CPU在与存储器交换信息时，通常有以下几个控制信号：()，以及WAIT信号。这些信号如何与存储器要求的控制信号相连，以实现所需的控制功能。微 机 原 理4.4.2 存储器芯片的扩展 计算机的内存一般要求容量也很大，单片存储器芯片不能满足需求，需要

21、用到多片芯片的连接与扩展。存储器芯片扩展的方法有以下两种。1存储器芯片的位扩充 如果存储器芯片的容量满足存储器系统的要求，但其字长小于存储器系统的要求，就需要用多片同样容量的芯片通过位扩充的方法来满足存储器系统对字长的要求。微 机 原 理例1 用 1K4 的2114芯片构成 lK8 的存储器系统。由于每个芯片的容量为1K，故满足存储器系统的容量要求。但由于每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。这种扩展存储器的方法就称为位扩展，适用于多种芯片，如可以用8片2164A组成64K8的存储器等。地 址 码地址范围A15 A12

22、 A11 A10A9A0 0 0 0 00000H 0 0 1 1 03FFH微 机 原 理2存储器芯片的字扩充 如果存储器芯片的字长符合存储器系统的要求，但其容量太小，可使用多片存储器芯片进行字扩充。例2 用2K8的2716存储器芯片组成8K8的存储器系统。由于每个芯片的字长为8位，故满足存储器系统的字长要求。但每个芯片容量为2K，故需用4片2716进行字扩充。微 机 原 理地 址 码A15 A13 A12 A11 A10 A9 A0地址范围芯片编号0 0 0 0 0 0 0 0 0 0 0 1 1 10000H 07FFH2716-10 0 0 1 0 0 00 0 0 1 1 1 108

23、00H0FFFH2716-20 0 1 0 0 0 00 0 1 0 1 1 11000H17FFH2716-30 0 1 1 0 0 00 0 1 1 1 1 11800H1FFFH2716-4根据硬件连线图存储器的地址分配范围如下：微 机 原 理3同时进行位扩充与字扩充 在有些情况下，存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片存储器芯片同时进行位扩充和字扩充，以满足系统的要求。例3 用1K4的2114芯片组成2K8的存储器系统。微 机 原 理例4 一个存储器系统包括2K RAM和8K ROM，分别用1K4的2114芯片和2K8的2716芯片组成。要求ROM的地址从1000H

24、开始，RAM的地址从3000H开始。试完成硬件连线及相应的地址分配表。微 机 原 理 地址译码器常用74LS138，它的引脚和功能表如图所示。74LS138有三个使能端G1=1、G2A =0 和G2B=0；3个译码输入端 C、B、A 决定 8 个输出端的状态。微 机 原 理 8086系统中字长是系统中字长是16位，位，1M字节分为字节分为2个个512K的存储体，的存储体，一个存储体中的都是一个存储体中的都是偶数地址，叫偶体，偶数地址，叫偶体，另一个都是另一个都是奇数地址，叫做奇体。奇数地址，叫做奇体。如下图所示。如下图所示。微 机 原 理 访问一个存储体，只需访问一个存储体，只需19位地址，用

25、位地址，用A 1 A 19 ，剩下一位剩下一位 A0 用来区分访问那个存储体。用来区分访问那个存储体。A0=0 时为访问偶存储体，时为访问偶存储体，A0=1 时为访问奇存储体。时为访问奇存储体。信号：由该信号和信号：由该信号和A0的代码组合和控制读写操作，的代码组合和控制读写操作，见下表见下表A0操作（读或写）00从偶地址开始，同时访问2存储体，读写一个字01只访问奇地址存储体或I/O端口，读写高位字节10只访问偶地址存储体或I/O端口，读写低位字节11无操作微 机 原 理4.5 高速缓冲存储器 Cache 4.5.1 Cache的层次结构 目前计算机使用中，慢速的存储器限制了高速CPU的性能

26、，严重影响了计算机的运行速度。解决的办法是在主存和CPU之间加一个容量相对小的双极型静态RAM作为高速缓冲存储器(简称Cache)。管理这两级存储器的部件为Cache控制器，CPU和主存之间的数据传输都必须经过Cache控制器，Cache控制器将来自CPU的数据读写请求，转向Cache存储器，如果数据在Cache中，则CPU对Cache进行操作，称为一次命中。命中时，CPU从Cache中读(写)数据。由于Cache速度与CPU速度相匹配，因此不需要插入等待状态。目前，大容量的 Cache存储器使CPU访问Cache的命中率高达90至99，大大提高了CPU访问数据的速度，提高了系统的性能。微 机

27、 原 理微 机 原 理4.5.2 Cache的基本工作原理 对典型程序的运行情况分析结果表明，存在着对局部范围的存储器地址访问频繁，而对此范围以外的地址则访问甚少的现象，称为程序访问的局部性。设置Cache可将正在执行的指令地址附近的一部分指令或数据从主存装入Cache中，供CPU在一段时间内使用，可提高指令执行的速度。Cache存储器存放主存中的一部分程序块和数据块的副本，是以块为单位的存储方式。每一块加有一个标记，指明它是主存的哪一块副本，Cache的容量和块的大小是影响Cache效率的重要因素，常用“命中率”来测量Cache的效率。在Pentum以后的CPU中，集成了数据Cache和指令

28、Cache，与主机板上的Cache存储器形成两级Cache结构。第一、二级Cache结合，提高了命中率，加快了处理速度，使CPU对Cache的操作命中率高达98以上。微 机 原 理4.5.3 Cache的基本操作 Cache具有两种基本操作，即读操作和写操作。CPU读操作时分两种情形：一是需要的数据已在Cache存储器中，只需直接访问Cache存储器；另一种是需要的数据未装入Cache，CPU需从主存读取信息。同时，Cache替换部件把该地址所在的存储内容从主存拷贝到Cache中。CPU写操作时也分两种情形：一是命中时，将新的内容写入Cache存储器中，并同时写入主存，保证主存和副本内容一致，

29、这种方法称写直达法或称通过式写(简称通写法)。考虑到写入的数据往往是中间结果，每次都写入主存很浪费时间，于是设计成每次只向Cache写入，并用标志加以注明，直到Cache中被写过的块要被新进入Cache的信息块取代时，才一次性写回主存。这种方法称为回写法。微 机 原 理4.5.4 替换策略 当新的主存字块需要调入Cache存储器而它的可用位置又已被占满时，就产生替换策略问题。常用的两种替换策略是：先进先出(FIFO)策略和近期最少使用(LRU)策略。1先进先出(FIFO)策略 FIFO（First In First Out）策略总是把一组中最先调入Cache存储器的字块替换出去，它不需要随时记

30、录各个字块的使用情况，所以实现容易，开销小。2近期最少使用(LRU)策略 LRU(Least Recently Used)策略是把一组中近期最少使用的字块替换出去，这种替换策略需随时记录Cache存储器中各个字块的使用情况，以便确定哪个字块是近期最少使用的字块。LRU替换策略的平均命中率比FIFO要高，并且当分组容量加大时，能提高该替换策略的命中率。微 机 原 理4.5.5 PIII中采用的Cache技术 PentiumII有2级Cache，L1为32kB(指令和数Cache16kB)，L2为512kB。Pentium II的L2 Cache 与CPU通过专用64位高速缓存总线相联，与其它元器

31、件共同被组装在同一基板上。PentiumIII具有32kB非锁定L1 Cache和512kB非锁定L2 Cache。L2可扩充到12MB，具有更合理的内存管理，可以对大于L2缓存的数据块进行处理，使CPU、Cache和主存存取更趋合理，提高了系统整体性能。对于可缓存的内容，PIII通过预先读取期望的数据到高速缓存里来提高速度和命中率，减少了存取时间。为进一步发挥Cache的作用，PentiumIII处理器中新增加了一组缓存控制指令。缓存控制指令有两类。一类是数据预存取(Prefetch)指令，能够增加从主存到缓存的数据流；另一类是内存流优化处理(Memory Streaming)指令，能够增加

32、从处理器到主存的数据流。微 机 原 理4.6 虚拟存储器4.6.1 主存-辅存层次结构 主存一般由半导体器件构成，辅存一般为磁存储器和光存储器。主存的速度远高于辅存，但辅存成本低，容量大，而且断电后信息不会丢失。CPU不能直接访问辅存，辅存主要用于存放大量程序、数据文件，当CPU执行某程序时，在存储管理软件和有关硬件的支持下，将程序从辅存调入主存，再由CPU执行，这样便形成了主-辅存的存储层次。主存-辅存层次解决了存储器的大容量要求和低成本之间的矛盾，其速度接近于主存的速度，其容量则接近于辅存的容量，经过不断发展和完善，就逐步形成了现在广泛使用的虚拟存储系统。微 机 原 理4.6.2 虚拟存储

33、器的基本概念1.什么叫虚拟存储器(Virtal Memory)虚拟存储器是建立在主存-辅存物理结构基础之上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。程序运行时，附加的辅助硬件机构和存储管理软件会把辅存的程序一块块自动调入主存由CPU执行，或从主存调出。用户感觉到的不再是处处受主存容量限制的存储系统，而是好象具有一个容量充分大的存储器。实质上CPU仍只能执行调入主存的程序，所以这样的存储体系称为“虚拟存储器”。微 机 原 理2虚地址和实地址 虚拟存储器的辅存部分让用户象内存一样使用，用户编程时指令地址允许涉及辅存的空间范围

34、，这种指令地址称为“虚地址”(即虚拟地址)，虚地址对应的存储空间称为“虚存空间”。而实际的主存储器单元的地址则称为“实地址”(即主存地址)或“物理地址”，实地址对应的是“主存空间”，亦称物理空间。显然，虚地址范围要比实地址大得多。用户程序以虚地址编址并存放在辅存里，程序运行时，CPU以虚地址访问主存，由辅助硬件找出虚地址和物理地址的对应关系，判断由虚地址指示的存储单元的内容是否已装入主存。如果在主存，CPU就直接执行主存的程序；如果不在主存，就要进行辅存内容向主存的调度，这种调度同样以程序块为单位进行。计算机系统存储管理软件和相应的硬件把欲访问单元所在的程序块从辅存调入主存，且把程序虚地址变换

35、成实地址，然后再由CPU访问主存。虚拟存储器程序执行中，各程序块在主存和辅存之间进行自动调度和地址变换，对于用户是透明的。微 机 原 理3虚拟存储器和Cache存储器异同点 虚拟存储器和主存-Cache存储器是两个不同存储层次的存储体系。两者有不少相同之处，亦有很多不同之处：(1)Cache存储器主要作用是采用快速存储元件弥补了主存和CPU之间的速度差距；而虚拟存储器主要功能是用来弥补主存和辅存之间的容量差距，有效地扩大内存容量。(2)(2)两个存储体系均以信息块作为信息传送的单位，Cache存储器每次传送的信息块是定长的，只有几十字节；而虚拟存储器信息块有页、段等，长度在几百几百K字节左右。

36、微 机 原 理(3)CPU访问Cache存储器的速度比访问慢速主存快510倍；虚拟存储器中主存的速度要比辅存快1001000倍以上。(4)主存-Cache存储体系中CPU与Cache和主存都建立了直接访问的通道，CPU可直接访问主存；而辅助存储器与CPU之间没有直接通路，一旦 主存不命中时，只能从辅存调块到主存。(5)Cache存储器存取信息的过程、地址变换和替换策略全部用硬件实现，对各类程序员均是透明的；而虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块调度，对设计存储管理软件的系统程序员是不透明的，而对应用程序员是透明的。微 机 原 理4.6.3 页式虚拟存储器 以页为

37、信息传送单位的虚拟存储器称为页式虚拟存储器。页式虚拟存储器的主存和虚拟存储空间划分成大小相等的页，主存空间地址从0页开始按页顺序编号。页面大小一般一页包括512字节几K字节，页式虚拟存储器每页长度固定，页表设置很方便，程序运行时只要主存有空页就能进行页调度，操作简单，开销少，所以页式虚拟存储器得到广泛应用。同时，机械的划页不可能出现一页正好是一个逻辑上独立的程序段，指令或数据跨页的状况会增加查页表次数和页面失效的可能性，这是页式虚拟存储器欠缺之处。微 机 原 理4.6.4 段式虚拟存储器 段式虚拟存储器是适应模块化程序的一种虚拟存储器，每一段即是一个程序过程模块或一个子程序或一个数组、一张表格

38、等，程序员把所需的段连接起来就组成一个完整的程序，每一段长度不相等。段地址各自从0开始且可以装入主存的任意位置。段式虚拟存储器因段与程序功能模块相对应，使得大程序的编制可分段并行工作，容易检查错误。程序按逻辑功能分段，各有段名，便于程序段公用且按段调度可以提高命中率，以上是段虚拟存储器的优点。但段虚拟存储器每段占据的存储空间较大，且长度各不相等，虚拟存储器调往主存时，主存空间的分配工作比较复杂，段与段之间的存储空间常常不好利用而造成浪费，这是段式虚拟存储器的不足之处。微 机 原 理4.6.5 段页式虚拟存储器 段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。在这种方式中，把程序按逻辑单位分段后，再把每段分成固定大小的页，程序对主存的调入调出是按页面进行的，但它又可以按段实现共享和保护。在段页式虚拟存储系统中，每道程序是通过一个段表和一组页表来进行定位的。段表中的每个表目对应一个段，每个表目有一个指向该段的页表的起始地址(页号)及该段的控制保护信息。由页表指明该段各页在主存中的位置以及是否已装入、已修改等标志。CPU访问时段表指示每段对应的页表地址，每一段的页表确定页在实存空间的位置，最后与页内地址拼接确定CPU要访问的单元物理地址。段页式虚拟存储器综合了段式和页式结构的优点，是一种较好的虚拟存储体系结构。