第二章 PLD硬件特性与编程技术.ppt

《第二章 PLD硬件特性与编程技术.ppt》由会员分享，可在线阅读，更多相关《第二章 PLD硬件特性与编程技术.ppt（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第2章 PLD硬件特性与编程技术重点：基于查找表结构和乘积项结构的PLD产品的原理掌握：当前主流PLD厂商的产品及其编程下载技术2021/9/1712.1 PLD 概述图2-1 基本PLD器件的原理结构图2021/9/1722.1 PLD 概述2021/9/1732.1 PLD 概述2021/9/1742.1 PLD 概述2.1.2 PLD的分类从编程工艺上划分:1熔丝(Fuse)型器件。2反熔丝(Anti-fuse)型器件。3EPROM型。称为紫外线擦除电可编程逻辑器件。4EEPROM型。5SRAM型。6Flash型。2021/9/1752.2 低密度PLD可编程原理2021/9/1762.

2、2 低密度PLD可编程原理2021/9/1772.2 低密度PLD可编程原理2021/9/1782.2 低密度PLD可编程原理2021/9/1792.2 低密度PLD可编程原理2021/9/17102.2 低密度PLD可编程原理2021/9/17112.2 低密度PLD可编程原理2021/9/17122.2 低密度PLD可编程原理2021/9/17132.2 低密度PLD可编程原理缺点：PROM是采用固定的与阵列和可编程的或阵列组成的PLD，由于输入变量的增加会引起存储容量的急剧上升，只能用于简单组合电路的编程。为了克服 PROM缺点，出现了PLA（Programmable Logic Arr

3、ay），PLA是由可编程的与阵列和可编程的或阵列组成的，克服了PROM随着输入变量的增加规模迅速增加的问题。如图：2021/9/17142.2 低密度PLD可编程原理2021/9/17152.2 低密度PLD可编程原理2021/9/17162.2 低密度PLD可编程原理缺点：由于与阵列和或阵列都可编程，软件算法复杂，编程后器件运行速度慢，只能在小规模逻辑电路上应用。二十世纪七十年代末，AMD公司对PLA进行了改进，推出了PAL（Programmable Array Logic）器件，PAL与PLA相似，也由与阵列和或阵列组成，但在编程接点上与PAL不同，而与PROM相似，或阵列是固定的，只有与

4、阵列可编程。2021/9/17172.2 低密度PLD可编程原理2021/9/17182.2 低密度PLD可编程原理优点：简化了编程算法，运行速度也提高了，适用于中小规模可编程电路 缺点：一种输出I/O结构方式就有一种PAL器件，给生产、使用带来不便，一次可编程 以上可编程器件，都是乘积项可编程结构，都只解决了组合逻辑电路的可编程问题，对于时序电路，需要另外加上锁存器、触发器2021/9/17192.2 低密度PLD可编程原理2.2 低密度PLD可编程原理GAL即通用阵列逻辑器件，首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复编程的特点，彻底解决了熔丝型可编程器件的一次可编程

5、问题。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)。2021/9/17202.3 CPLD的结构与可编程原理2021/9/17212.3 CPLD的结构与可编程原理MAX7000结构包含逻辑阵列块（LAB，Logic Array Block)（宏单元、扩展乘积项）、可编程连线阵列（PIA，Programmmable Interconnect Array）和I/O控制块。一个LAB由16个宏单元构成，多个宏单元通过LAB连接后通过全局接入总

6、线I/O控制块。2021/9/17222.3 CPLD的结构与可编程原理2021/9/17232.4 FPGA的结构与工作原理采用此种结构的PLD芯片也成为FPGA.Altera的ACEX、APEX、Cyclone系列，Xilinx公司的Spartan系列等2021/9/17242.4 FPGA的结构与工作原理a、b、c、d逻辑输出地址RAM内容000000000000010000100011111111112021/9/17252.4 FPGA的结构与工作原理2021/9/17262.4 FPGA的结构与工作原理PLD与FPGA的选择FPGA：SRAM工艺，掉电后程序丢失，要外挂配置芯片，理

7、论擦写百万次以上，电路门级可达千万CPLD：EEPROM或Flash工艺，直接烧写，程序掉电不消失，可擦写几百次，门数较少10万门一下2021/9/17272.4 FPGA的结构与工作原理PLD与FPGA的选择n应用需要的逻辑规模n应用的速度要求 n功耗 n可靠性n价格n开发环境和开发人员熟悉程度2021/9/17282.5 硬件测试技术2.5.1 内部逻辑测试在ASIC设计中的扫描寄存器，是可测性设计的一种，原理是把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替，在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至对某个寄存器加以激励信号，改变该寄存器的状态。2021/9/1

8、7292.6 FPGA/CPLD产品概述CPLD/FPGA产品型号标识组成（1）产品系列代码：如ALTERA公司的FLEX器件系列代码为EPF。（2）特征代码：也即集成度，CPLD产品一般以逻辑宏单元数描述，而FPGA一般以有效逻辑门来描述。如ALTERA公司的EPF10K10中后一个10，代表典型产品集成度是10K。要注意有效门与可用门不同。2021/9/17302.6 FPGA/CPLD产品概述（3）封装代码：如ALTERA公司的EPM7128SLC84中的LC，表示采用PLCC封装（Plastic Leaded Chip Carrier，塑料方形扁平封装）。PLD封装除PLCC外，还有B

9、GA（Ball Grid Array，球形网状阵列）、C/JLCC(Ceramic/J-leaded Chip Carrier,)、C/M/P/TQFP（Ceramic/Metal/Plastic/Thin Quard Flat Package）、PDIP/DIP（Plastic Double In line Package）、PGA(Ceramic Pin Grid Array)2021/9/17312.6 FPGA/CPLD产品概述PLCC 塑料方形扁平封装2021/9/17322.6 FPGA/CPLD产品概述TQFP 小型方块平面封装2021/9/17332.6 FPGA/CPLD产品

10、概述DIP 双列直插封装2021/9/17342.6 FPGA/CPLD产品概述PGA 引脚网络阵列2021/9/17352.6 FPGA/CPLD产品概述BGA 球形阵列封装2021/9/17362.6 FPGA/CPLD产品概述参数说明：如ALTERA公司的EPM7128SLC84中的LC84-15，84代表有84个引脚，15代表速度等级为15ns。适用的环境等级描述：一般在型号最后以字母描述，C（Commercial）表示商用级（0摄氏度至85摄氏度），I（Industrial）表示工业级（-40摄氏度至100摄氏度），M（Material）表示军工级（-55摄氏度至125摄氏度）。2021/9/17372.6 FPGA/CPLD产品概述举例说明：EPM7128SLC84-15：MAX7000S系列CPLD，逻辑宏单元数128，采用PLCC封装，84个引脚，引脚间延时为15ns EPF10K10QC208-4EPF10K10QI208-4：FLEX系列，PQFP封装，工业级，208管脚，引脚间延时4ns2021/9/1738