第7章时序逻辑电路ppt-浙江水利水电专科学校——电气工.ppt

《第7章时序逻辑电路ppt-浙江水利水电专科学校——电气工.ppt》由会员分享，可在线阅读，更多相关《第7章时序逻辑电路ppt-浙江水利水电专科学校——电气工.ppt（55页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第七章时序逻辑电路第七章时序逻辑电路2021/9/1517.1 概述概述1 1、时序电路的特点、时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。2021/9/1522 2、时序电路逻辑功能的表示方法、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：输出方程状态方程激励方程2021/9/1533 3、时序电路的分类、时序电路的分类（1）根据时钟分类同步时序电路 中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来

2、一个时钟脉冲，电路的状态只改变一次。异步时序电路 中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。*（2）根据输出分类米利型时序电路米利型时序电路 的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路穆尔型时序电路 的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。2021/9/154电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电

3、路逻辑功能逻辑功能12357.2.1 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法一、基本分析步骤：一、基本分析步骤：计算计算42021/9/155例例时钟方程：输出方程：同步时序电路的时钟方程可省去不写。驱动方程：1写写方方程程式式二、分析举例：二、分析举例：输出仅与电路现态有关，为穆尔型时序电路。2021/9/1562求状态方程求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：2021/9/1573计算、列状态表计算、列状态表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 0

4、0 1 01 0 01 1 0000011002021/9/1584画状态图、时序图画状态图、时序图状态图状态图2021/9/1595电电路路功功能能时时序序图图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。2021/9/1510例例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写写方方程程式式2021/9/15112求状态方程求状

5、态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：2021/9/15123计算、列状态表计算、列状态表2021/9/151345电电路路功功能能由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画画状状态态图图时时序序图图2021/9/1514例例电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：驱动方程：1写写方方程程式

6、式7.2.2 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法2021/9/15152求状态方程求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：2021/9/15163计算、列状态表计算、列状态表2021/9/151745电路功能电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图画状态图、时序图2021/9/1518本节小结本节小结时时序序电电路路的的特特点点是是：在在任任何何时时刻刻的的输输出出不不仅

7、仅和和输输入入有有关关，而而且且还还决决定定于于电电路路原原来来的的状状态态。为为了了记记忆忆电电路路的的状状态态，时时序序电电路路必必须须包包含含有有存存储储电电路路。存存储储电电路通常以触发器为基本单元电路构成。路通常以触发器为基本单元电路构成。时时序序电电路路可可分分为为同同步步时时序序电电路路和和异异步步时时序序电电路路两两类类。它它们们的的主主要要区区别别是是，前前者者的的所所有有触触发发器器受受同同一一时时钟钟脉脉冲冲控控制制，而而后后者者的的各各触触发发器器则则受受不不同同的的脉脉冲冲源源控制。控制。时时序序电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、状状态态方方程程、状状

8、态态表表、卡卡诺诺图图、状状态态图图和和时时序序图图等等6 6种种方方法法来来描描述述，它们在本质上是相通的，可以互相转换。它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换。时序电路的分析，就是由逻辑图到状态图的转换。2021/9/15197-3-1 7-3-1 异步二进制加法计数器异步二进制加法计数器2021/9/1520二进制加法计数器的时序图二进制加法计数器的时序图2021/9/15217-3-2 7-3-2 异步二进制减法计数器异步二进制减法计数器2021/9/15227-3-2 7-3-2 异步二进制减法计数器异步二进制减法计数器2021/9/15237

9、-3-3 7-3-3 同步二进制递增计数器同步二进制递增计数器2021/9/1524同步二进制可逆计数器同步二进制可逆计数器2021/9/1525在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器2021/9/1526 74LS290为异步二五十进制加法计数器。其新、老标准逻辑符号及内部逻辑图分别如图12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK触发器和两个与非门组成。由图可见，它是两个独立的计数器。一、集成异步计数器一、

10、集成异步计数器CT74LS90CT74LS902021/9/1527 图12.5 74LS290的新标准和老标准逻辑符号及内部逻辑图(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图 2021/9/1528 图12.5 74LS290的新标准和老标准逻辑符号及内部逻辑图(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图 2021/9/1529 74LS290，它具有如下功能：（1）直接清零。当R0A和R0B为高电平、S9A和S9B至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。（2）直接置9（输

11、出为1001）。当S9A和S9B为高电平，R0A和R0B至少有一个为低电平时，触发器F0和F3的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为1001，实现直接置9功能。2021/9/1530 （3）计数。当R0A、R0B及S9A、S9B输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能（实现计数功能）。使用时，务必按功能表的要求，使R0和S9各输入端满足给定的条件，在输入时钟脉冲的下降沿计数。（4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。2021/9/1531 图12.6 74LS290组成的十进制计数器(a)8421

12、BCD码十进制计数；(b)5421BCD码十进制计数 2021/9/1532表12.5状态转移表 2021/9/1533 例例12.5 用74LS290组成七进制计数器。解解 首先，将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，七进制计数器有7个有效状态00000110，可由十进制计数器采用一定的方法使它跳越3个无效状态01111001而实现七进制计数。2021/9/1534图12.7 七进制计数器电路图及波形图 2021/9/1535图12.7 七进制计数器电路图及波形图 2021/9/1536 例例12.6用两块74LS290分别组成百进制和二十四进制

13、计数器。解解 将两块74LS290进行级联，组成的百进制计数器如图12.8所示。其中，Q30Q20Q10Q00为个位输出，Q31Q21Q11Q01为十位输出。2021/9/1537 图12.8 74LS290扩展为百进制计数器 2021/9/1538 在百进制基础上，采用反馈归零法即可组成二十四进制计数器。计数范围为023，24为过渡状态，当高位计数至2、低位计数至4时，计数器归零。将Q20和Q11直接与R0A和R0B连接，即组成二十四进制计数器。电路如图12.9所示。2021/9/1539 图12.9 二十四进制计数器 2021/9/15407.3.2 集成同步计数器集成同步计数器集成十进制

14、同步加法计数器集成十进制同步加法计数器74160、74162的引脚的引脚排列图、逻辑功能示意图与排列图、逻辑功能示意图与74161、74163相同，相同，区别区别1：74160和和74162是十进制同步加法计数器，是十进制同步加法计数器，74161和和74163是是4位二进制（位二进制（16进制）同步进制）同步 加法计数器。加法计数器。区别区别2：74161和和74160是的区别是是的区别是异步清零、同步置数异步清零、同步置数74163、74162采用的是同步清零、同步置数采用的是同步清零、同步置数74190是单时钟集成十进制同步可逆计数器，其引是单时钟集成十进制同步可逆计数器，其引脚排列图和

15、逻辑功能示意图与脚排列图和逻辑功能示意图与74191相同。相同。2021/9/154174LS161是一种同步四位二进制加法集成计数器。下图是其管脚排列图和逻辑功能示意图。74LS161管脚排列图逻辑电路图一、一、4 4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/16374LS161/1632021/9/154274LS161逻辑功能表逻辑功能表CTPCTTCP Q3 Q2 Q1 Q00111101110101 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数 CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=

16、1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。CR=LD=1且CPTCPP=0时，计数器状态保持不变。74LS16374LS163的引脚排列和的引脚排列和的引脚排列和的引脚排列和74LS16174LS161相同，不相同，不相同，不相同，不同之处是同之处是同之处是同之处是74LS16374LS163采用同步清零方式。采用同步清零方式。采用同步清零方式。采用同步清零方式。2021/9/1543二、集成十进制同步加法计数器二、集成十进制同步加法计数器74LS160/16274LS160/162集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、

17、74163相同。与74161相比，(1)74160是十进制计数器；（2）注意74160在计数时CO=Q3Q0 74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。2021/9/1544三、集成十进制同步加三、集成十进制同步加/减可逆计数器减可逆计数器74LS190/19174LS190/19174190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。2021/9/1545U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；R

18、C是多个芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。74LS190逻辑功能表逻辑功能表 CP Q3 Q2 Q1 Q0011100101 并行异步置数 加法计数 减法计数 保持LD2021/9/15467.3.3 N进制计数器进制计数器1 1、用同步清零端或置数、用同步清零端或置数端归零构成端归零构成N进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成N进置计数器进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图

19、。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163、74LS162；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步置数功能，如74LS190、74LS191；2021/9/1547用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。SN-1S12-1S111011（2）求归零逻辑。例例D0D3可随意处

20、理可随意处理D0D3必须都接必须都接02021/9/1548用74LS161来构成一个十二进制计数器。SNS121100例例D0D3可随意处理可随意处理D0D3必须都接必须都接0SN-1S1110112021/9/15493 3、提高归零可靠性的方法、提高归零可靠性的方法2021/9/15504 4、计数器容量的扩展、计数器容量的扩展异异步步计计数数器器一一般般没没有有专专门门的的进进位位信信号号输输出出端端，通通常常可可以以用用本本级级的的高高位位输输出出信信号号驱驱动动下下一一级级计计数数器器计计数数，即采用串行进位方式来扩展容量。即采用串行进位方式来扩展容量。100100进制计数器进制计

21、数器进制计数器进制计数器2021/9/15516060进制计数器进制计数器进制计数器进制计数器6464进制计数器进制计数器进制计数器进制计数器2021/9/15521212位二进制计数器（慢速计数方式）位二进制计数器（慢速计数方式）位二进制计数器（慢速计数方式）位二进制计数器（慢速计数方式）2021/9/15531212位二进制计数器（快速计数方式）位二进制计数器（快速计数方式）位二进制计数器（快速计数方式）位二进制计数器（快速计数方式）在此种接线方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作

22、速度较高。这种接线方式的工作速度与计数器的位数无关。2021/9/1554本节小结：计数器是一种应用十分广泛的时序电路，除计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。缺少的组成部分。计数器计数器可利用触发器和门电路构成。但在实可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用际工作中，主要是利用集成计数器来构成。在用集成计数器构成集成计数器构成N进制计数器时，需要利用清零进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得端或置数控制端，让电路跳过某些状态来获得N N进进制计数器。制计数器。2021/9/1555