Altium Designer基于FPGA嵌入式系统设计.ppt

《Altium Designer基于FPGA嵌入式系统设计.ppt》由会员分享，可在线阅读，更多相关《Altium Designer基于FPGA嵌入式系统设计.ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1嵌入式系统设计教程嵌入式系统设计教程Altium DesignerAltium Designer一种全新的，在一种全新的，在FPGAFPGA上上实现实现系统开发系统开发的设计的设计平台平台2基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计 以下我们将结合一个实例来简要介绍一下如何在Altium Designer 上实现一个完整的嵌入式系统设计过程。首先：创建一个新的FPGA 工程 1.选择菜单FileNewFPGA Project，在工程栏中将会显示新建的FPGA 工程名，选择菜单FileSave Project，在对话框中修改工程名称为Test PRJFPG，然后S

2、ave。在工程栏中选择File View 选项，在工程中将会列出所有属于当前工程的文件，如图1所示。图1 工程栏创建FPGA 工程3基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计2.选择菜单FileNewSchematic，保存原理图，命名为Test.SCHDOC，如图2所示。图2 工程栏-创建原理图4基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计3、接下来在原理图中完成硬件的设计。在这个实例中，将会用到基于51的处理器内核、RAM 存储器、上电时序控制、异或门、Nexus 协议接口等FPGA 工程器件。Altium Designer的器件均

3、可以在FPGA 集成库中找到，单击窗口右侧的libraries 一栏，选定设计中需要的器件，并拖拽到原理图中，如图3所示。图3 集成库 5基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计器件名称 所在的FPGA 集成库 TSK51A_D FPGA Processors.IntLib RAMS_8x1K FPGA Memories.IntLib CLOCK_BOARD FPGA NanoBoard Port-Plugin.IntLib TEST_BUTTON FPGA NanoBoard Port-Plugin.IntLib LED FPGA NanoBoard Port

4、-Plugin.IntLib NEXUS_JTAG_CONNECT FPGA NanoBoard Port-Plugin.IntLib NEXUS_JTAG_PORTFPGA Generic.IntLib OR2N1S FPGA Generic.IntLib FPGA_STARTUPx FPGA Peripherals.IntLib 设计中所用到的器件及器件所在集成库参见下表6基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计4.将所有器件按下图所示放置好图4 放置器件7基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计图5 连接器件5.使用工具栏工

5、具按下图进行连接，图5中用红色标识的部分可以将不同总线宽度的端口连接在一起。将两设置成9.0 8基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计6.新建VHDL文件，选择菜单FileNewVHDL Document,保存为Test1.VHDL，如图6所示。图6 新建VHDL文件9基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计7.在VHDL文档界面下输入VHDL语言：LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY Test1 IS PORT(D :IN std_logic_vector(7 down

6、to 0);Q :OUT std_logic_vector(7 downto 0);end Test1;Architecture RTL OF Test ISBegin Process(D)BeginCase D Is 10基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计 when X“00 =Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q=XFF;End Case;End Process;End RTL;12基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计结果如图7所示图7 VHDL输入13基于基于基于基于FPGAFPGA的硬件

7、设计的硬件设计的硬件设计的硬件设计8.在原理图编辑界面下，选择菜单DesignCreate Sheet Symbol From Sheet,然后在弹出的窗口中选择Tset1.VHDL,然后点击OK。见图8。图8 将VHDL产生图表符14基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计生成如图9所示的图表符，图9 将VHDL产生图表符15基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计9.按图10将图表符连接好图10 连接图表符16基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计10.给各元件加上标注，选择菜单ToolsAn

8、notate quiet,在弹出的对话框中选择Yes，原理图中的元件就自动排列完成了。图11 自动标注元件17基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计11.添加配置文件，选择ProjectConfiguration Manager,在弹出的窗口（图14）的左下角Configurations选项点击ADD，在新弹出的窗口中输入新的配置名Test，点击OK，然后在Constraints Files选项点击ADD，弹出对话框如图图12所示，选择该软件安装目录下Altium2004LibraryFpga,选择NB1_6_EP1C12Q240（取决于设计中用到的子板或FP

9、GA器件），点击打开，打开，结果见图13，选中Test下的复选框。最后点击OK。配置文件便添加到了设计中，见图14、图15。图12 添加约束文件18基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计图13 添加配置19基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计图14 配置窗口20基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计图15 配置文件21基于基于基于基于FPGAFPGA的硬件设计的硬件设计的硬件设计的硬件设计12.保存项目文件，原理图文件及VHDL文件，选择ProjectRecompile FPGA Proje

10、ct Test.PRJFPG,在原理图编辑环境下点击窗口底部的System选项，选择Messages如图16所示，查看是否有错误发生，检查修改完毕后，可以开始进行嵌入式软件设计了。图16 检查错误信息22内容内容内容内容基于FPGA的嵌入式软件设计23基于基于基于基于FPGAFPGA的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计1.选择菜单FileNewEmbedded Project，在工程栏中将会显示新建的Embedded 工程名，选择菜单FileSave Project，在对话框中修改工程名称为Test，然后Save。在工程栏中选择File View 选项，在工程中将会

11、列出所有属于当前工程的文件。见图17。图17 新建嵌入式工程24基于基于基于基于FPGAFPGA的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计2.右键点击嵌入式工程,在弹出窗口中选择Add New To ProjectC File,如图18所示。图18 新建嵌入式文件编辑25基于基于基于基于FPGAFPGA的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计将文件以Test文件名保存，然后在编辑界面下输入C语言代码，如图19所示。图19 C语言输入26基于基于基于基于FPGAFPGA的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计代码如下：void

12、 main(void)unsigned char x=0;unsigned short i;for(;)P1=x+;for(i=0;i0 xFFff;i+)_asm(nop);27基于基于基于基于FPGAFPGA的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计的嵌入式软件设计3.保存Test.C文件，在C语言编辑界面下选择菜单ProjectProject Options，在弹出的窗口中选择Configuration项，在下拉菜单中选择Tasking 8051，其余选项按默认处理，完成后，点击Ok。见图20。图20 编译器选项28基于基于基于基于FPGAFPGA的嵌入式软件设计的嵌入式软件设计的

13、嵌入式软件设计的嵌入式软件设计4.右键点击Test.PRJEMB工程，在弹出窗口中选择Recompile Embedded Project Test.PRJEMB，编译无误后即可进行系统级设置。见图21。图21 编译结果29内容内容内容内容系统级设置及下载系统级设置及下载30系统级设置及下载系统级设置及下载系统级设置及下载系统级设置及下载以上介绍了基于FPGA的硬件设计和嵌入式软件设计步骤，下面来介绍系统级的设计和调试。1.在原理图编辑界面下，双击元件TSK51A_D，在弹出的器件属性窗口中，在右侧的Parameters for U1-TSK51A_D一栏，将ChildCore1的Value值

14、设置为设计中用到的RAMS_8x1K的标注U4（根据设计中的实际标注而定），设置完成后点击OK。保存原理图。RAMS_8x1K和TSK51A_D就建立了关联。见图22。图22 元件关联31系统级设置及下载系统级设置及下载系统级设置及下载系统级设置及下载2.建立FPGA硬件和嵌入式软件之间的关联，在Project窗口中，选择Structure Editor一项如图23所示，点，点击击Test.PRJEMB将其拖拽到U1上，结果如图24所示，现在软件和硬件的关联已经建立起来了。重新选中File View一项，将设计文件保存。图23 软硬件关联32系统级设置及下载系统级设置及下载系统级设置及下载系统

15、级设置及下载图24 关联已经建立33系统级设置及下载系统级设置及下载系统级设置及下载系统级设置及下载3.选择菜单ViewDevices View,器件界面将被打开，如图25所示。图25 器件界面34系统级设置及下载系统级设置及下载系统级设置及下载系统级设置及下载点击Live复选框，系统会扫描到当前的开发板使用情况（之前请确认开发板和用户电脑已经正确连接并且已经上电）。如图26所示。图26 与开发板建立连接35系统级设置及下载系统级设置及下载系统级设置及下载系统级设置及下载图27给出了当前开发板上用到的器件，系统通过扫描自动将器件显示在界面上，另外器件上方依次有带有指示灯的四个工作区，分别为编译

16、、综合、适配，下载 四个过程，单击每个区域则完成相应的过程。也可直接点击Program FPGA完成所有过程。完成后如图28所示，其中，文本框部分为当前的配置情况。图27 系统扫描到的器件图28 下载过程36系统级设置及下载系统级设置及下载系统级设置及下载系统级设置及下载完成编译、下载等过程后，就可以在开发板上开到实际结果了，图29为设计中所用到的处理器内核，在只需改动软件的情况下，直接可通过此界面完成对软件的编译及下载过程，而无需再将硬件下载一遍。图29 处理器内核37总结总结总结总结以上完成了从整个基于Altera Cyclone EP1C12 型号FPGA 项目工程的设计，通过将软硬件设计方案在NanoBoard NB1 系统开发板上实际运行验证，再逐步优化，反复下载验证，最终完成项目的开发。