上海电力学院单片机ppt(第2章 MCS-51系列单片机的硬件结构).ppt

《上海电力学院单片机ppt(第2章 MCS-51系列单片机的硬件结构).ppt》由会员分享，可在线阅读，更多相关《上海电力学院单片机ppt(第2章 MCS-51系列单片机的硬件结构).ppt（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第2章章 MCS-51系列单片机的硬系列单片机的硬件结构件结构本章学习目标本章学习目标 vMCS-51单单片片机机的的内内部部结结构构、引引脚脚功功能能、工作方式和时序。工作方式和时序。v掌握掌握MCS-51单片机的内部结构特点单片机的内部结构特点v了解单片机并行了解单片机并行I/OI/O口的结构特点口的结构特点v掌握掌握MCS-51MCS-51单片机的基本工作原理单片机的基本工作原理v掌握单片机最小系统的设计方法掌握单片机最小系统的设计方法v掌握单片机存储器的扩展方法掌握单片机存储器的扩展方法 MCS-51系列系列单单片机分片机分类类q 资源资源 配置配置子子 系列系列 片内片内ROMRO

2、M形式形式 片片 内内 ROM ROM 容容 量量 片片 内内 RAM RAM 容容 量量定时定时/计数器计数器中中断断源源 无无ROMROMEPREPROMOME E2 2PROPROM M5151子系列子系列803180318051805187518751 895189514KB 128B128B 2 216165 55252子系列子系列803280328052805287528752 895289528KB 256B256B 3 316166 6具有8位CPU。具有片内振荡器，振荡频率fosc范围为1.212MHz，可以有时钟输出。具有128B片内RAM和具有21个字节专用寄存器。具有4

3、KB片内EPROM（8031单片机中无）。具有4个8位并行I/O接口：P0、P1、P2、P3。具有1个全双串行I/O。具有2个16位定时计数器。2.1 MCS-512.1 MCS-51单片机的单片机的主要主要性能性能特点特点中断系统有5个中断源，可编程为两个优先级。具有111条指令（含乘法指令和除法指令）。有较强的位寻址、位处理能力。片内采用单总线结构。采用单一+5V电源。可寻址64KB外部程序存储器空间。可寻址64KB外部数据存储器空间。微计算机组成微计算机组成微处理器CPUROMRAMI/O接口外设地址总线AB数据总线DB控制总线CB微型机组成框图2.2 MCS-512.2 MCS-51单

4、片机的基本结构单片机的基本结构单片机的内部结构单片机的内部结构1CPUCPU也叫中央处理器，是单片机的核心部件，主要完成单片机的运算和控制功能。（1）运算器：包括算术逻辑单元ALU、布尔处理器、累加器ACC、寄存器B、暂存器TMP1和TMP2、程序状态字PSW寄存器及十进制调整电路等。（2）控制器：包括定时控制逻辑、指令寄存器、译码器以及信息传送控制部件等，以实现控制功能。2片内存储器片内存储器 单片机内的存储器包括程序存储器和数据存储器，它们是相互独立。（1）程序存储器（ROM）：为只读存储器，用于存放程序指令，常数及数据表格。（2）数据存储器（RAM）：为随机存储器，用于存放数据。数据存储

5、器又可分为内部数据存储器和外部数据存储器。u在单片机内部有256个RAM单元来存放可读写的数据，其中，后128单元被专用寄存器占用，作为寄存器供用户使用的只是前128单元。3 3特殊功能寄存器特殊功能寄存器SFRSFR 在51单片机内部有21/26个SFR,它们与内部RAM统一编址，离散地分别在80H FFH的地址单元中。4 4并行并行I/OI/O口口 MCS-51单片机内部共有四个8位的并行I/O口（P0、P1、P2、P3），以实现数据的并行输入和输出。5 5全双工串行口全双工串行口 MCS-51单片机还有一个全双工的串行口，以实现单片机与外部之间的串行数据传送。6 6定时定时/计数器计数器

6、 MCS-51单片机内部有2个16位的定时器/计数器，用于实现内部定时或外部计数的功能；并以其定时或计数的结果（查询或中断方式）来实现控制功能。7 7中断系统中断系统 MCS-51单片机具有中断功能，以满足控制应用的需要。MCS-51共有5个中断源（52系列有6个中断源），即外部中断2个，定时/计数器中断2个，串行口中断1个。全部中断可分为高级和低级两个优先级别。引脚定义引脚定义及功能及功能 805112345678910111213141516171819204039383736353433323130292827262524232221 P1.0 P1.1 P1.2 P1.3 P1.4 P

7、1.5 P1.6 P1.7 RST/VPDRXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VssVccP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VppALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0单片机引脚说明单片机引脚说明 （1）P0口（32脚39脚）有三种使用方法：l作为与外部传送数据的8位数据总线（D0D7）。l作为扩展外部存储器时的低8位地址总线（A0A7）。（2）P1口（1脚8脚）：作为普通I/O口使用，无

8、须外接上拉电阻。（3）P2口（21脚28脚）有两种使用方法：l作为普通I/O口使用，无须外接上拉电阻。l作为扩展外部存储器时的高8位地址总线（A8A15）。（4）P3口（10脚17脚）有两种使用方法。作为普通I/O口使用，无须外接上拉电阻。（5）VDD（40脚）：脚）：+5V电源。电源。（6）VSS（20脚）：脚）：GNDP3口的特殊功能口的特殊功能 单片机引脚说明单片机引脚说明（7）XTAL1（19脚脚）XTAL2（18脚脚）：接接外外部部石石英英晶晶振的引脚，也可引入外部时钟。振的引脚，也可引入外部时钟。（8 8）RESETRESET（9 9脚脚）：复复位位信信号号引引脚脚。必必须须在在此

9、此引引脚脚上上出出现现两两个个机机器器周周期期的的高高电电平平，才才能能保保证证单单片片机机可可靠靠的的复复位。复位后，单片机内部各寄存器的状态见表位。复位后，单片机内部各寄存器的状态见表2-2-9 9所示。所示。（9 9）ALE/PROGALE/PROG（3030脚脚）：地地址址锁锁存存允允许许信信号号。有有以以下下三个作用：三个作用：l当当外外接接存存储储器器（RAM/ROMRAM/ROM）时时，ALEALE（允允许许地地址址锁锁存存）的输出用于锁存地址的低的输出用于锁存地址的低8 8位。一般位。一般ALEALE接锁存器的接锁存器的ENEN端。端。l当当没没有有外外部部存存储储器器时时，A

10、LEALE端端可可输输出出脉脉冲冲信信号号，此此频频率率为为石石英英振振荡荡频频率率的的1/61/6。因因此此，它它可可用用作作对对外外部部芯芯片片提供输出的时钟，或用于定时的目的。提供输出的时钟，或用于定时的目的。复位后单片机寄存器的内容复位后单片机寄存器的内容 单片机引脚单片机引脚（1010）（）（2929脚）：外部程序存储器的读选通信号。脚）：外部程序存储器的读选通信号。（1111）/VPP /VPP（脚（脚3131）：访问程序存储器控制信号。）：访问程序存储器控制信号。l当当信信号号接接低低电电平平时时，对对ROM的的读读操操作作（执执行行程程序序）限定在外部程序储器。限定在外部程序储

11、器。l当当接接高高电电平平时时，对对ROM的的读读操操作作（执执行行程程序序）从从内内部部开开始始。在在使使用用内内部部带带程程序序存存储储器器的的单单片片机机时时，应应接接高电平。高电平。2.2.3 3 单片机的存储器单片机的存储器配置配置 （1）内部程序存储器（ROM）：用来存放程序和表格常数。8051为4KB、8052为8KB。（2）内部数据存储器（RAM）：用来存放运算过程中的数据。包括寄存器在内，8051/31为128字节、8052/32为256字节。（3）外部程序存储器（ROM）：用来存放程序。最大可扩展64KB空间（包括内部ROM）。（4）外部数据存储器（RAM）：在数据采集系统

12、中可存放大量的数据。最大可扩展64KB空间（不包括内部RAM）。内部数据存储器及专用寄存器内部数据存储器及专用寄存器 1内部数据存储器 内部数据存储器在结构上可分为两个不同的存储空间,即低128单元的数据存储器空间（00H7FH）和高128单元的具有特殊功能的专用寄存器存贮器空间（80H0FFH）。2.专用寄存器SFR 专用寄存器（SpecialFunctionRegisters）也叫特殊功能寄存器，就是将内部RAM的高128单元作为特殊功能寄存器使用。其单元地址为80HFFH。（1）B寄存器B寄存器是一个8位寄存器，即可作为一般寄存器使用，也可用于乘除运算。做乘法运算时，B是乘数。乘法操作后

13、，乘积的高8位存于B中。做除法运算时，B存放除数。除法操作后，余数存放在B中。（2）累加器ACC（Accumulator）累加器A是在编程操作中最常用的专用寄存器，功能较多，可按位寻址。（3）定时器2寄存器（52系列单片机独有）T2CON：定时器2控制寄存器。T2MOD：定时器2方式寄存器。TL2、TH2：定时器2寄存器。（4）程序状态字PSW（ProgramStatusWord）CYCY：进位标志。加减运算时，保存最高位进位、借位状态。AC：半进位标志。例：78H+97H 0111 1000 +1001 0111 1 0000 1111有进位CY=1没有半进位AY=0（5）IP寄存器（6）I

14、E寄存器（7）SCON寄存器（8）SBUF寄存器（9）定时器0和定时器1寄存器TCON：定时器控制寄存器。TMOD：定时器方式寄存器。TL0、TH0：定时器0寄存器。TL1、TH1：定时器1寄存器。（10）P0P3端口寄存器（11）栈指针SP寄存器 栈指针SP寄存器指示出堆栈顶部在内部数据存储器中的位置。系统复位后，SP初始化为07H，如果不重新设置，就使得堆栈由08H单元开始。但08H1FH单元属于工作寄存器区，所以在程序设计中，最好把SP的值设置的大一些，一般将堆栈开辟在30H7FH区域中。SP的值越小，堆栈容量就越大，但最大为128字节。（12）数据指针DPTR寄存器 数据指针DPTR由

15、两个8位寄存器DPH和DPL组合而成一个16位专用寄存器，其中DPH为DPTR的高8位，DPL为DPTR的低8位。3.程序计数器PC 程序计数器PC中存储的是将要执行的指令地址，是一个16位的计数器。寻址范围达64KB。外部数据存储器外部数据存储器 程序计数器PC中存储的是将要执行的指令地址，是一个16位的计数器。寻址范围达64KB。程序存储器程序存储器 2.2.4 4 MCS-51 MCS-51单片机单片机的的并行并行I IO O端端口口 51单片机有4 4个I/O端口，每个端口都是8位准双向口，共占3232根引脚。每个端口都包括一个锁存器(即专用寄存器P0P0P3P3)、一个输出驱动器和输

16、入缓冲器。通常把4个端口笼统地表示为P0P0P3P3。P0P0口的结构及特点口的结构及特点 P0口的某位P0.n(n=07)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，P0口既可以作为I/O用，也可以作为地址/数据线用。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚1 P0口作为普通I/O口输出时:CPU发出控制电平“0 0”封锁“与”门，将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器与输出驱动场效应管T2栅极接通。故内部总线与P0口

17、同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚 输入时输入时:分分读引脚读引脚或或读锁存器读锁存器读引脚读引脚：由传送指令：由传送指令(MOVMOV)实现；实现；下面一个缓冲器用于读端口引脚数据，当执行一条下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器

18、读入到内部总线。这样端口引脚上的数据经过缓冲器读入到内部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚 输入时输入时:分分读引脚读引脚或或读锁存器读锁存器读锁存器读锁存器：有些指令：有些指令 如：如：ANL P0ANL P0，A A称为称为“读读-改改-写写”指令，需要读锁存器。上面指令，需要读锁存器。上面一个缓冲器用于读端口锁一个缓冲器用于读端口锁存器数据。存器数据。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制V

19、CCT1T2P0P0口引口引脚脚*原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚准双向口：从图中可以看出，在读入端口数据时，由于输出从图中可以看出，在读入端口数据时，由于输出驱动驱动FETFET并接在引

20、脚上，如果并接在引脚上，如果T2T2导通，就会将输入的导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写入操作前，应先向端口锁存器写“1 1”，使，使T2T2截止，截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。的准双向口。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2 2 P0P0作为作为地址地址/数据总线数据总线在系统扩展时，在系统扩展时，P0P

21、0端口作为端口作为地址地址/数据总线数据总线使用时，分为：使用时，分为：P0P0引脚引脚输出地址输出地址/数据数据信息。信息。CPU CPU发出控制电平发出控制电平“1 1”，打开，打开“与与”门，又使多路开门，又使多路开关关MUXMUX把把CPUCPU的的地址地址/数据总线数据总线与与T2T2栅极反相接通，输出地栅极反相接通，输出地址或数据。由图上可以看出，上下两个址或数据。由图上可以看出，上下两个FETFET处于反相，构处于反相，构成了推拉式的输出电路，其负载能力大大增强。成了推拉式的输出电路，其负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存

22、器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚 P0 P0引脚引脚输出地址输出地址/输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总线内部总线。此时，此时，CPUCPU自动使自动使MUXMUX向下，并向向下，并向P0P0口写口写“1 1”，“读读引脚引脚”控制信号有效，下面的缓冲器打开，外部数据读入控制信号有效，下面的缓冲器打开，外部数据读入内部总线。内部总线。真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚P

23、1P1口的结构及特点口的结构及特点 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚VCCRT TP1口引脚P2P2口的结构及特点口的结构及特点 1 1 P2P2口作为口作为普通普通I/OI/O口口CPUCPU发出控制电平发出控制电平“0 0”，使多路开关，使多路开关MUXMUX倒向锁存倒向锁存器器输出输出Q Q端，构成一个准双向口。其功能与端，构成一个准双向口。其功能与P1P1相同。相同。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器

24、读引脚读引脚地址地址控制控制VCCRTP2口引脚 2 2 P2P2口作为口作为地址总线地址总线 在系统扩展片外在系统扩展片外程序存储器程序存储器扩展数据存储器且容量超过扩展数据存储器且容量超过256B 256B(用用MOVX DPTRMOVX DPTR指令指令)时，时，CPUCPU发出控制电平发出控制电平“1 1”，使多路，使多路开关开关MUXMUX倒倒内部地址线内部地址线。此时，。此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚P3口的结构及特点 D QD QCLK

25、QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能1 作为通用I/O口与P1口类似-准双向口（W=1）W2 2 2 2 P3P3P3P3第二功能(Q=1)此时引脚部分输入(Q=1、W=1),部分输出(Q=1、W输出)。D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能WP3P3P3P3第二功能各引脚功能定义：P3.0：RXD串行口输入P3.1：TXD串行口输

26、出P3.2：INT0外部中断0输入P3.3：INT1外部中断1输入P3.4：T0定时器0外部输入P3.5：T1定时器1外部输入P3.6：WR外部写控制P3.7：RD外部读控制2.2.5 5 MCS-51 MCS-51单片机的单片机的时钟电路和时钟电路和时序时序 MCS-51包括4个定时单位，它们分别是：振荡周期（节拍）、时钟周期（状态周期）、机器周期和指令周期。单片机两种常用晶振的4个周期信号的对比如下表所示。1 振荡周期振荡周期振荡周期也叫节拍，用P表示，振荡周期是指为单片机提供定时信号的振荡源的周期。是时序中最小的时间单位。例如：若某单片机时钟频率为2MHz，则它的振荡周期应为0.5s。2

27、.时钟周期时钟周期 时钟周期又叫做状态周期，用S表示。是振荡周期的二倍，其前半周期对应的节拍叫P1拍，后半周期对应的节拍叫P2。P1节拍通常完成算术、逻辑运算，P2节拍通常完成传送指令。3.机器周期机器周期机器周期是实现特定功能所需的时间周期，通常有若干时钟周期构成。MCS-51的一个机器周期是固定不变的，宽度均由6个状态周期（12个振荡周期）组成，并依次表示为S1S6，分别记作S1P1、S1P2S6P1、S6P2。4.指令周期指令周期指令周期是最大的时序定时单位，指令周期是指执行一条指令需要的时间。通常MCS-51的指令周期可以包含有14个机器周期。MCS-51的几种典型的指令时序如下图所示

28、，每个机器周期内地址锁存信号（ALE）产生两次有效信号，分别出现在S1P2、S2P1期间与S4P2、S5P1期间。2.2.5 5 MCS-51 MCS-51单片机的工作方式单片机的工作方式 单片机的工作方式主要有：单片机的工作方式主要有：1.复位方式 2.程序执行方式 3.节电方式复位方式（1）复位条件 为了实现单片机的复位，在时钟电路工作后，必须在单片机的RESET端至少维持2个机器周期以上的高电平，单片机进入复位状态（即程序从0000H地址开始执行）。时钟频率为12MHZ，机器周期为1s，则在单片机的RESET端只需持续2s以上时间的高电就能进入复位状态。（2）复位后的状态 单片机复位后，

29、片内RAM中低128B的内容不会改变，但特殊功能寄存器（SFR）的值被初始化。复位期间单片机的ALE和端输出高电平。节电工作方式 MCS-51单片机中有HMOS和CHMOS两种工艺芯片，它们的节电运行方式不同，HMOS单片机的节电方式只有掉电方式，CHMOS单片机的节电工作方式有掉电方式和空闲方式两种。程序执行方式 1.连续执行方式2.单步运行方式1 1 HMOSHMOS的掉电工作方式的掉电工作方式 （1）掉电工作方式是指由于电源的故障使电源电压丢失或工作电压低于正常值，使单片机系统不能正常运行，若不采取保护措施，将丢失RAM和寄存器中的全部数据，后果严重。为此MCS-51系列单片机设置有掉电

30、保护措施，进行掉电保护处理。（2）具体做法：检测电路一旦发现掉电，通过外部中断源向CPU发出中断请求，CPU响应此中断请求，调用中断服务子程序，由中断服务子程序将重要数据送内部RAM转存，立即先把程序运行过程中有用信息转存到RAM，然后启用备用电源维持RAM供电。2 2 CHMOSCHMOS的的节电节电工作方式工作方式 单片机还设计有待机和掉电两种节电工作方式，特别适宜于低功耗场合。内部控制电路内部控制电路 *PCON控制寄存器的格式如下控制寄存器的格式如下*PCON各位的说明如下：1.SMOD：串行口波特率加倍控制位。SMOD=1，波特率加倍。2.GF1、GF0：通用标志位，由用户置位或复位

31、。3.PD：掉电方式位，若PD=1，进入掉电工作方式。4.IDL：待机方式位，若IDL=1，进入待机工作方式。若PD和IDL同时为1，则进入掉电工作方式。u待机工作方式是将PCON寄存器的IDL位置“1”，即进入待机工作方式。退出待机方式的方法有两种，一种是激活中断，另一种是硬件复位。u掉电保护方式是将PCON中的PD位置“1”使单片机进入掉电保护方式。80C51单片机一旦检测到电源掉电，即将有用信息转存到片内数据存储器RAM中的低128字节内，并使PCON.1的PD位置“1”，单片机进入掉电方式。掉电方式下送入时钟电路的振荡信号被封锁，不产生时钟信号，片内的一切工作都停止，只有片内RAM的数据保留。只要电源恢复正常值，单片机就可以退出掉电方式，进入正常工作方式，但硬件复位须维持10ms时间。