第五章 时序电路.ppt

《第五章 时序电路.ppt》由会员分享，可在线阅读，更多相关《第五章 时序电路.ppt（113页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第一节第一节 概述概述任一时刻的输出仅取决于该时刻的输入，与过去的输入无关。1.1.时序逻辑电路的概念时序逻辑电路的概念逻逻逻逻辑辑辑辑电电电电路路路路组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：时序逻辑电路：时序逻辑电路：时序逻辑电路：时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，而且过去的输入有关。(无记忆功能无记忆功能无记忆功能无记忆功能)(有记忆功能有记忆功能有记忆功能有记忆功能)时序逻辑电路简称时序电路，是数字系统中非常重要的一类逻辑电路。常见的时序逻辑电路有计数器、寄存器和序列信号发生器等。所谓时序逻辑电路是指电路此刻的输出不仅与电路此刻的输入组合有关,还与前一时

2、刻的输出状态有关。它是由门电路和记忆元件（或反馈支路）共同构成的。第五章第五章 时序逻辑电路时序逻辑电路下图为时序逻辑电路的结构框图也称记忆电路，由触发器组成。其中，x1、x2 xi，代表输入信号；y1、y2 yj，代表输出信号；z1、z2 zk，代表存储电路的输入信号；q1、q2 ql，代表存储电路的输出信号。2.2.时序逻辑电路的分类时序逻辑电路的分类(1)(1)(1)(1)按存储电路的按存储电路的按存储电路的按存储电路的触发脉冲触发脉冲触发脉冲触发脉冲分类分类分类分类同步时序电路同步时序电路同步时序电路同步时序电路:异步时序电路异步时序电路异步时序电路异步时序电路:各触发器有统一的触发脉

3、冲(Synchronous Sequential Logic Circuit)各触发器无统一的触发脉冲(Asynchronous Sequential Logic Circuit)(2)(2)按按输出信号的特点输出信号的特点分类分类米利米利米利米利(Mealy)Mealy)Mealy)Mealy)型型型型:穆尔穆尔穆尔穆尔(mooremooremooremoore)型型型型:输出状态不仅与存储电路有关，还与输入有关；输出状态仅与存储电路的状态有关。显然，穆尔（摩尔）型时序电路时米利（梅里）型的一个特例。1.同步时序逻辑电路的分析方法时序逻辑电路图时序逻辑电路图逻辑功能逻辑功能分析分析分析分析

4、事实上，逻辑电路图本身就是逻辑功能的一种描述方式，但是它往往不能比较直观地表示出电路的逻辑功能，这一点在时序电路中尤为突出。因此，我们需要把它的逻辑功能用一些比较直观的形式表示出来，这就是时序逻辑电路的分析。第二节第二节 时序逻辑电路的分析方法时序逻辑电路的分析方法 (1)写相关方程式。写相关方程式。根据给定的逻辑电路图写出电路中各个触发器的时钟方程、驱动方程和输出方程。时钟方程：时序电路中各个触发器CP脉冲的逻辑关系。（一般可不写）驱动方程：时序电路中各个触发器的输入信号之间的逻辑关系。输出方程：时序电路的输出Z=f（A，Q），若无输出时此方程可省略。分析步骤：分析步骤：分析步骤：分析步骤：

5、分析步骤：分析步骤：分析步骤：分析步骤：(2)求各个触发器的状态方程。将驱动方程代入触发器的特性方程，得触发器的状态方程(Q的次态方程）；(3)由逻辑图写输出方程；(1)(2)(3)已经完整地描述了逻辑电路图的逻辑功能，但仍不够直观，还需做第(4)步。(4)求出对应状态值。由前述三个方程组，求出状态转换，状态转换图或时序图。列状态表：将电路输入信号和触发器现态的所有取值组合代入相 应的状态方程，求得相应触发器的次态，列表得出。画状态图（反映时序电路状态转换规律及相应输入、输出信号取值情况的几何图形）。画时序图（反映输入、输出信号及各触发器状态的取值在时间上对应关系的波形图）。(5)归纳上述分析

6、结果，确定时序电路的功能。通过一个例子来学习分析过程。通过一个例子来学习分析过程。例1 试分析如下时序逻辑电路的逻辑功能。(1)写触发器的驱动方程解：解：(2)(2)(2)(2)将驱动方程代入触发器的将驱动方程代入触发器的将驱动方程代入触发器的将驱动方程代入触发器的特性方程特性方程特性方程特性方程，得触发器的，得触发器的，得触发器的，得触发器的状态方程状态方程状态方程状态方程；为简化起见，将现态的上标n略去。(3)(3)由逻辑图写由逻辑图写输出方程输出方程；(4)(4)(4)(4)由前述三个方程组，求出由前述三个方程组，求出由前述三个方程组，求出由前述三个方程组，求出状态转换表状态转换表状态转

7、换表状态转换表和和和和状态转换图。状态转换图。状态转换图。状态转换图。以真值表的形式列出所有可能出现的现态和输入变量的组合，将现态和输入变量值代入(2)状态方程组和(3)输出方程，得出对应于现态的次态和输出，此表即为状态转换表。状态转换表求取方法：状态转换表求取方法：Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000110 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 0状态转换表状态转换表 注：本例没有输入变量，只需考虑Q1Q2Q3的组合状态；另外，CP不是输入，它是控制所有触发器同步动作的时钟信号。状态转换图获取方法：

8、状态转换图获取方法：用圆圈表示状态转换表中三个状态变量Q3Q2Q1可能出现的8状态组合，用8个圆圈表示；以箭头表示状态转换的方向，并在箭头旁边注明状态转换前的输入变量值和输出状态值。状态转换表还是不能十分清晰地描述出电路的逻辑功能，再由状态转换表画出状态转换图。状态转换图状态转换图 (1)该电路具有计数功能；每经过7个脉冲，状态Q3Q2Q1循环一周，输出端Y输出一个脉冲。结论：结论：(2)该电路能自行启动。时序图：时序图：目前为止，对于时序电路逻辑功能的描述已经介绍过了如下方法：逻辑电路图、三个方程组(驱动方程组，状态方程组，输出方程组)、状态转换表和状态转换图四种方法。时序图也是一种时序电路

9、逻辑功能的描述方法，它主要用于实验测试和计算机辅助分析与设计中。例题电路的时序图00000000000000000000001111111111 例 2 分析如图所示的时序电路的逻辑功能。解:(1)写相关方程式。时钟方程 CP0=CP1=CP 驱动方程 J0=1 K0=1 J1=K1=输出方程Z=Q1Q0(2)求各个触发器的状态方程。J K触发器特性方程为：Qn+1=将对应驱动方程分别代入特性方程，进行化简变换可得状态方程：(3)求出对应状态值。列状态表：列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程，求得相应的触发器次态及输出，列表得到状态表。画状态图、时序图和状态表。Q1Q

10、0/ZQ1Q00 01 10 11 0/0/0/0/1CPQ0Q1Z状态表状态表 CPZ 0 00 10 0 1 1 00 1 11 11 0 00 0 0 (4)归纳上述分析结果，确定该时序电路的逻辑功能。从时钟方程可知该电路是同步时序电路。电路是带进位输出的四进制加法计数器电路。该时序电路能够自启动。练练练练 习：习：习：习：1.分析右图的功能。分析右图的功能。2.根据下图，补全时序图。根据下图，补全时序图。3.分析下图的功能。分析下图的功能。4.分析下图的功能。分析下图的功能。6.分析下图的功能。分析下图的功能。5.根据下图，画出根据下图，画出Q的波形图。的波形图。常用的集成时序逻辑电路

11、有：寄存器、移位寄存器和计数器等。在介绍这几种时序电路时，总是先介绍其基本原理图，然后介绍目前已有的定型的集成电路。第三节第三节第三节第三节 若干常用的集成时序逻辑电路若干常用的集成时序逻辑电路1.1.寄存器（寄存器（RegisterRegister）寄存器由触发器组成，1位触发器可以寄存1位二进制数，n个触发器可以构成存放n位二进制数的寄存器。数据寄存器又称数据缓冲储存器或数据锁存器，其功能是接受、存储和输出数据，主要由触发器和控制门组成。数据寄存器按其接受数据的方式又分为双拍式和单拍式两种。构成寄存器的触发器只要求有置1置0的功能即可，因此这些触发器可以使任意结构形式的RS触发器、JK触发

12、器或D触发器。一、一、一、一、寄存器和移位寄存器寄存器和移位寄存器寄存器和移位寄存器寄存器和移位寄存器.QQQQDDDD1C,2C3C,4C12341234QQQQ1234.C11DC11DC11DC11D7475内部结构图 工作原理：工作原理：在接收存放输入数据时，需要两拍才能完成：第一拍，在接收数据前，送入清零负脉冲至触发器的置零端 使触发器输出为零，完成输出清零功能。第二拍，触发器清零之后，当接收脉冲为高电平“1”有效时，输入数据D2D1D0，经与非门送至对应触发器而寄存下来，在第二拍完成接收数据任务。此类寄存器如果在接受寄存数据前不清零，就会出现接受存放数据错误。RDSDF2&RDSD

13、F1&RDSDF0&清零接收D2D1D0QQQ双拍式数据寄存器双拍式数据寄存器CDQF3CDQF2CDQF1CDQF0CPD3D2D1D0工作原理：工作原理：接受寄存数据只需一拍即可，无须先进行清零。当接收脉冲CP有效时，输入数据D3D2D1D0直接存入触发器，故称为单拍式数据寄存器。我们在本课程里讲的寄存器都是单拍式。单拍式数据寄存器单拍式数据寄存器74175 内部结构逻辑图 11DDDDQQQQQQQQCLKCLR012301230123.C11DRC11DRC11DRC11DR 74175功能表 输入输出说明 CLK DQ 0 x x 1 1 1 0 1 0/1 x0 1 0 Q0 异步

14、清0置1置0保持 附加了控制端的、由D触发器构成的寄存器。优先级别：只要则三态门输出高阻抗；当时，则所有触发器和三态门输出都为零。在三态打开，触发器没有异步置零时，当则数据输入被封锁，触发器自保持。在没有被封锁时，时钟的下降沿来时，数据能够输入输出。所以可以看出各控制端的优先级别 不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。数据依次向右移动，称右移寄存器，输入方式为串行输入。数据依次向右移动，称右移寄存器，输入方式为串行输入。数据依次向右移动，称右移寄存器，输入方式为串行输入。数据依次向右移动，称右移寄存器，输入方式为串行输入。

15、2.2.移位移位寄存器寄存器（Shift Register）寄存数码寄存数码寄存数码寄存数码清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 01101110 011 1QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方数据依次向左移动，称左移寄存器，输入方数据依次向左移动，称左移寄存器，输入方数据依次向左移动，称左移寄存器，输入方式为串行输入。式为串行输入。式为串行输入。式为串行输入。QQQ从高位向低位依从高位向低位依次输入次输入1110 0010110011000输出输出再输入四个移位脉冲，再输

16、入四个移位脉冲，再输入四个移位脉冲，再输入四个移位脉冲，10111011由高位至低位由高位至低位由高位至低位由高位至低位依依依依次从次从次从次从Q Q3 3端输出。端输出。端输出。端输出。串行输出方式串行输出方式串行输出方式串行输出方式清零清零D00001QQ3Q1Q2RD0QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786左移寄存器波形图左移寄存器波形图12345678CP11110 011DQ0Q3Q2Q11110 0待存待存数据数据10111011存入寄存器存入寄存器存入寄存器存入寄存器0111从从从从Q Q3 3取出取出取出取出四位双向移位寄存器 2.双向移位寄

17、存器双向移位寄存器 既可将数据左移、又可右移的寄存器称为双向移位寄存器。F3CRD&1DQQF2CRD&1DQQF1CRD&1DQQF0CRD&1DQQ111DSL串行输入（左移）XX=0右移X=1左移DSR串行输入（右移）串行输出（左移）Q3Q2Q1Q0 串行输出（右移）CP清零集成移位集成移位集成移位集成移位寄存器寄存器寄存器寄存器74747474LS194A(LS194A(LS194A(LS194A(双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器)双向移位寄存器功能表：双向移位寄存器功能表：双向移位寄存器功能表：双向移位寄存器功能表：CLRS2 S1工作状态工作状态X X X0

18、 00 11 01 1置置0保持保持右移右移左移左移并入并出并入并出74747474LS194ALS194ALS194ALS194A的的的的扩展：扩展：扩展：扩展：用两片用两片用两片用两片74747474LS194LS194LS194LS194扩展出八位双向移位寄存器。扩展出八位双向移位寄存器。扩展出八位双向移位寄存器。扩展出八位双向移位寄存器。计数器可以实现累计输入脉冲的个数，还可以用作定时，分频等。二进制计数器二进制计数器二进制计数器二进制计数器十进制计数器十进制计数器十进制计数器十进制计数器N N进制计数器进制计数器进制计数器进制计数器计计计计数数数数器器器器同步计数器同步计数器同步计数

19、器同步计数器异步计数器异步计数器异步计数器异步计数器二进制计数器二进制计数器二进制计数器二进制计数器十进制计数器十进制计数器十进制计数器十进制计数器N N进制计数器进制计数器进制计数器进制计数器加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器二、计数器二、计数器(Counter)加法计数器加法计数器加法计数器加法计数器(74(74LS161)LS161)减法计数器减法计数器减法计数器减法计数器可逆计数器可

20、逆计数器可逆计数器可逆计数器(74(74LS191)LS191)在学习这些计数器时，总是先在学习这些计数器时，总是先在学习这些计数器时，总是先在学习这些计数器时，总是先分析分析分析分析其基本原理图，然后其基本原理图，然后其基本原理图，然后其基本原理图，然后认识认识认识认识一个一个一个一个相应的典型集成芯片，对集成芯片要求会读功能表。相应的典型集成芯片，对集成芯片要求会读功能表。相应的典型集成芯片，对集成芯片要求会读功能表。相应的典型集成芯片，对集成芯片要求会读功能表。（一）、同步计数器（一）、同步计数器（一）、同步计数器（一）、同步计数器 1.1.同步同步同步同步二进制二进制二进制二进制计数器

21、计数器计数器计数器对基本原理图分析：对基本原理图分析：a.a.a.a.加法计数器加法计数器加法计数器加法计数器(1)(1)写写驱动方程驱动方程(3)(3)写写输出方程输出方程(2)(2)将将驱动方程驱动方程代入代入特性方程特性方程得得状态方程状态方程 (4)由前述三个方程组，求出状态转换表（略）和状态转换图。分析基本原理图后得出的分析基本原理图后得出的结论结论：(1)(1)该计数器为该计数器为4 4位二进制位二进制加法加法计数器，每计数器，每1616个脉冲循环一次个脉冲循环一次(模值模值为为16)16)，也称，也称1616进制计数器；进制计数器；(2)(2)由于由于Q Q0 0是是CPCP的二

22、分频，的二分频，Q Q1 1是是CPCP的四分频，的四分频，Q Q2 2是是CPCP的八分频，的八分频，Q Q3 3是是CPCP的十六分频，因此该计数器也可当分频器用。的十六分频，因此该计数器也可当分频器用。0000000100100011010001010110100010011010101111001101111011110111初态这样就完成了一个循环，在该循环圈内，共有16个状态16进制（四位二进制）计数器。返回集成集成4 4位二进制加法计数器位二进制加法计数器7474LS161LS161同步置数同步置数异步置异步置0计数使能计数使能置数输入端置数输入端输出状态输出状态进位输出端进位输

23、出端LDRDEPETD3D0Q3Q0C7474LS161LS161逻辑功能示意图逻辑功能示意图CPRDLDEP ET状态状态X0XX X 异步置异步置010X X同步置数同步置数X X11110 1X 0保持保持(保持进位保持进位)保持保持(清除进位清除进位)111 1计数计数4 4位同步二进制加法计数器位同步二进制加法计数器7474LS161LS161的的功能表功能表对基本原理图分析：对基本原理图分析：对基本原理图分析：对基本原理图分析：b.b.b.b.减法计数器减法计数器减法计数器减法计数器(1)(1)(1)(1)写写写写驱动方程驱动方程驱动方程驱动方程(3)(3)(3)(3)写写写写输出

24、方程输出方程输出方程输出方程(2)(2)(2)(2)将将将将驱动方程驱动方程驱动方程驱动方程代入代入代入代入特性方程特性方程特性方程特性方程得得得得状态方程状态方程状态方程状态方程 (4)(4)由前述由前述三个方程组，三个方程组，求出求出状态转状态转换表换表和和状态状态转换图（略）转换图（略）。计数顺序计数顺序Q3 Q2 Q1 Q0输出输出B0123456789101112131415160 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1

25、00 0 0 10 0 0 00000000000000001c.c.c.c.集成同步二进制加集成同步二进制加集成同步二进制加集成同步二进制加/减计数器减计数器减计数器减计数器(74(74(74(74LS191)LS191)LS191)LS191)输入脉冲输入脉冲输入脉冲输入脉冲低电平加计数低电平加计数低电平加计数低电平加计数高电平减计数高电平减计数高电平减计数高电平减计数异步置数异步置数异步置数异步置数计数使能计数使能计数使能计数使能当当当当C/B=1C/B=1时，时，时，时，输出负脉冲输出负脉冲输出负脉冲输出负脉冲LDLDU/DU/DD D3 3DD0 0Q Q3 3QQ0 0C/BC/B

26、74747474LS191LS191LS191LS191逻辑功能示意图逻辑功能示意图逻辑功能示意图逻辑功能示意图CPCPI IS SCPCPO O进位进位进位进位/借位输出端借位输出端借位输出端借位输出端CPCPS SLDLDU/DU/D状态状态状态状态X X1 11 1X X保持保持保持保持X XX X0 0X X预置数预置数预置数预置数(异步异步异步异步)0 01 10 0加法计数加法计数加法计数加法计数0 01 11 1减法计数减法计数减法计数减法计数4 4 4 4位同步二进制加位同步二进制加位同步二进制加位同步二进制加/减法计数器减法计数器减法计数器减法计数器74747474LS191

27、LS191LS191LS191的的的的功能表功能表功能表功能表 具有两个脉具有两个脉具有两个脉具有两个脉冲源的同步二进冲源的同步二进冲源的同步二进冲源的同步二进制加制加制加制加/减法计数减法计数减法计数减法计数器器器器74747474LS193LS193LS193LS193的。的。的。的。加法计数器加法计数器加法计数器加法计数器7474LS160LS160减法计数器减法计数器减法计数器减法计数器加加加加/减减减减(可逆可逆可逆可逆)计数器计数器计数器计数器7474LS190LS190 同步十进制加法计数器要实现如下功能：同步十进制加法计数器要实现如下功能：同步十进制加法计数器要实现如下功能：同

28、步十进制加法计数器要实现如下功能：000000000001000100100010001100110100010001010101011001100111011110001000100110012.2.2.2.同步同步同步同步十进制十进制十进制十进制计数器计数器计数器计数器基本原理图基本原理图基本原理图基本原理图a.a.a.a.同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器提问：提问：提问：提问：如何分析如何分析如何分析如何分析?指出分析步骤。指出分析步骤。指出分析步骤。指出分析步骤。(1)(1)(1)(1)写写写写驱动方程；驱动方程；驱动方程；驱动方程；J0

29、=K0=1J2=K2=Q1Q0J3=K3=Q2Q1Q0+Q3Q0(2)(2)(2)(2)将将将将驱动方程驱动方程驱动方程驱动方程代入代入代入代入特性方程特性方程特性方程特性方程得得得得状态方程；状态方程；状态方程；状态方程；Q0n+1=Q0Q2n+1=Q1Q0Q2+Q1Q0Q2Q3n+1=(Q0Q1Q2+Q0Q3)Q3+(Q0Q1Q2+Q0Q3)Q3J1=K1=Q3Q0Q1n+1=Q3Q1Q0+Q3Q0Q1(3)(3)写写输出方程输出方程(4)(4)求出求出状态转换状态转换表表和和状态转换图状态转换图(略略)。C=Q3Q0CPQ3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1C10000

30、0001020001001003001000110400110100050100010106010101100701100111081000100109100100001101010101101110110110112110011010131101010011411101111015111100001集成：集成：集成：集成：十十十十进制加法计数器进制加法计数器进制加法计数器进制加法计数器74747474LS160LS160LS160LS160LDLDR RD DEPEPETETD D3 3DD0 0Q Q3 3QQ0 0C C74747474LS160LS160LS160LS160逻辑功能示意

31、图逻辑功能示意图逻辑功能示意图逻辑功能示意图 7474LS160LS160和和和和7474LS161LS161的的的的引脚及逻辑功能引脚及逻辑功能引脚及逻辑功能引脚及逻辑功能完全相同，不同之处仅在完全相同，不同之处仅在完全相同，不同之处仅在完全相同，不同之处仅在于于于于7474LS160LS160是是是是十十十十进制计数器，进制计数器，进制计数器，进制计数器，7474LS161LS161是十六进制计数器。是十六进制计数器。是十六进制计数器。是十六进制计数器。CPCPR RD DLDLDEP ETEP ET状态状态状态状态X X0 0X XX X X X 异步置异步置异步置异步置0 01 10

32、0X XX X同步置数同步置数同步置数同步置数X X X X1 11 11 11 10 10 1X 0X 0保持保持保持保持(保持进位保持进位保持进位保持进位)保持保持保持保持(清除进位清除进位清除进位清除进位)1 11 11 11 1计数计数计数计数同步加法计数器同步加法计数器同步加法计数器同步加法计数器74747474LS161/74LS160LS161/74LS160LS161/74LS160LS161/74LS160的的的的功能表功能表功能表功能表b.b.b.b.同步十进制减法计数器同步十进制减法计数器同步十进制减法计数器同步十进制减法计数器基本原理图基本原理图基本原理图基本原理图提问

33、：提问：提问：提问：如何分析如何分析如何分析如何分析?指出分析步骤。指出分析步骤。指出分析步骤。指出分析步骤。(1)(1)(1)(1)写写写写驱动方程；驱动方程；驱动方程；驱动方程；(2)(2)(2)(2)将将将将驱动方程驱动方程驱动方程驱动方程代入代入代入代入特性方程特性方程特性方程特性方程得得得得状态方程；状态方程；状态方程；状态方程；(3)(3)(3)(3)写写写写输出方程输出方程输出方程输出方程(4)(4)(4)(4)求出求出求出求出状态转换表状态转换表状态转换表状态转换表和和和和状态转换图。状态转换图。状态转换图。状态转换图。集成：集成：集成：集成：十十十十进制加进制加进制加进制加/

34、减法计数器减法计数器减法计数器减法计数器74747474LS190LS190LS190LS190 74747474LS190LS190LS190LS190和和和和74747474LS191LS191LS191LS191的的的的引脚及逻辑功能引脚及逻辑功能引脚及逻辑功能引脚及逻辑功能完全相同，不同之处仅在完全相同，不同之处仅在完全相同，不同之处仅在完全相同，不同之处仅在于于于于74747474LS190LS190LS190LS190是是是是十十十十进制计数器，进制计数器，进制计数器，进制计数器，74747474LS191LS191LS191LS191是十六进制计数器是十六进制计数器是十六进制计数

35、器是十六进制计数器。LDLDU/DU/DD D3 3DD0 0Q Q3 3QQ0 0C/BC/B74747474LS190LS190LS190LS190逻辑功能示意图逻辑功能示意图逻辑功能示意图逻辑功能示意图CPCPI IS SCPCPO OCPCPS SLDLDU/DU/D状态状态状态状态X X1 11 1X X保持保持保持保持X XX X0 0X X预置数预置数预置数预置数(异步异步异步异步)0 01 10 0加法计数加法计数加法计数加法计数0 01 11 1减法计数减法计数减法计数减法计数同步加同步加同步加同步加/减法计数器减法计数器减法计数器减法计数器74747474LS191/74L

36、S190LS191/74LS190LS191/74LS190LS191/74LS190的的的的功能表功能表功能表功能表（二）、异步计数器（二）、异步计数器（二）、异步计数器（二）、异步计数器 异步计数器的触发器不是同步翻转的，分析方法不能套用同步时序电路的分析方法；然而一般性的异步时序电路分析方法较为复杂。DDDQ2Q1Q0CP1.1.1.1.异步异步异步异步二二二二进制计数器进制计数器进制计数器进制计数器分析：分析：分析：分析：功能是什么？功能是什么？000100010110001100011111000CP(CP1)(CP2)Q0Q1Q2 每来一个CP脉冲，由Q Q2 2Q Q1 1Q Q

37、0 0所描述的二进制数加1，每8个脉冲循环一次，因此为3位异步二进制加法加法计数器(模为8)；结论：结论：结论：结论：Q0是CP的二分频，Q1是CP的四分频，Q2是CP的八分频，因此该计数器也可当分频器用。所有所有J J、K K均接至均接至1 1，均处于翻转状态，均处于翻转状态,但时钟信号但时钟信号CPCP不同；不同；FF0FF0遇遇CPCP下降沿翻转，下降沿翻转，FF1FF1遇遇Q0下降沿翻转，下降沿翻转，FF2FF2遇遇Q1下降沿翻转。下降沿翻转。分析：分析：所有J、K均接至1，均处于翻转状态,但时钟信号CP不同；FF0遇CP下降沿翻转，FF1遇Q0下降沿(Q0上升沿)翻转，FF2遇Q1下

38、降沿(Q1上升沿)翻转。功能是什么？功能是什么？FF0 FF1 FF2 每来一个CP脉冲，由Q Q2 2Q Q1 1Q Q0 0所描述的二进制数减减1，每8个脉冲循环一次，因此为3位异步二进制减法减法计数器(模为8)；结论：结论：结论：结论：Q0是CP的二分频，Q1是CP的四分频，Q2是CP的八分频，因此该计数器也可当分频器用。322.2.异步异步十十进制计数器进制计数器 异步十进制加法计数器是在异步十进制加法计数器是在4 4位异步二进制加法计数器的基础上加以修位异步二进制加法计数器的基础上加以修改得到的，修改时要解决的问题是，如何使改得到的，修改时要解决的问题是，如何使4 4位二进制计数器在

39、计数至位二进制计数器在计数至10011001时，其次态为时，其次态为00000000而不是而不是10101010。异步十进制加法计数器典型电路异步十进制加法计数器典型电路画出状态转移图0000000100100011010001010110011110001001101010111100110111101111画出时序图该循环圈共有10种状态十进制二五十进制异步计数器7474LS290LS290的逻辑图 Q0是对是对CPCP0 0的二进制计数器，的二进制计数器，Q3Q2Q1是对是对CPCP1 1的五进制计数器，将的五进制计数器，将Q0和和CPCP1 1连接起来组成十进制计数器；连接起来组成十进

40、制计数器；R RO1O1R RO2O2均为高电平时，对计数器异步清均为高电平时，对计数器异步清0 0；S S9 91 1S S9292均为高电平时，对计数器异步置均为高电平时，对计数器异步置9 9。目前市场上销售的计数器有十进制、目前市场上销售的计数器有十进制、4 4位二进制位二进制(16(16进制进制)、7 7位二进位二进制、制、1212位二进制、位二进制、1414位二进制等，当我们所需要的计数器的模不同于市位二进制等，当我们所需要的计数器的模不同于市场上所销售的，则需要用已有的集成计数器构建。场上所销售的，则需要用已有的集成计数器构建。假定已有假定已有N N进制计数器，我们需要的是进制计数

41、器，我们需要的是M M进制计数器，这时可能有进制计数器，这时可能有MNMNMN两种情况，现分别加以讨论。两种情况，现分别加以讨论。1.1.1.1.MNMNMNMN的情况的情况异步进位(串行进位)方式情况情况2 2：当当M M不可分解，即不可分解，即M M为素数。为素数。有两种方法用以解决M不可分解时的扩展问题，其一是整体清0法，其二是整体置数法。但由于异步整体清0法有工作不可靠的弊端，这里仅介绍整体置数法。例：用两片同步十进制计数器例：用两片同步十进制计数器7416074160接成接成2929进制计数器进制计数器。0 01 12 23 327272828令令LD=0LD=0，强制置入强制置入0

42、0000000（四）、移位寄存器型计数器（四）、移位寄存器型计数器（四）、移位寄存器型计数器（四）、移位寄存器型计数器1.环形计数器 环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，构成一个闭合的环。2.扭环形计数器。扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连，构成一个闭合的环。为使计数器总能够进入有效循环而自启动，需要修改反馈电路。1.对环型计数器修改。假定有效循环为：001010100001Q0 Q1 Q2D0状态改变1 0 00 1 00 0 10010 1 11 0 11 1 0110将D0=1改为D0=0，进入001态将D0=1改为D0=0，进入010态

43、0 0 01 1 101将D0=0改为D0=1，进入100态将D0=1改为D0=0，进入011态更改反馈后的电路图 更改反馈后的状态转移图 2.对扭环型计数器修改Q0 Q1 Q2D00 0 01 0 01 1 01 1 10 1 10 0 10 0 011100011 0 10 1 001将D0=1改为D0=0，进入001态修改思路有上表得：电路图和状态转移图略第四节第四节 时序逻辑电路的设计方法时序逻辑电路的设计方法1.1.1.1.计数器设计计数器设计计数器设计计数器设计 计数器的设计是对前述计数器原理图分析的逆过程。计数器的设计是对前述计数器原理图分析的逆过程。写写写写驱动方程；驱动方程；

44、驱动方程；驱动方程；将驱动方程代入特性方程得将驱动方程代入特性方程得将驱动方程代入特性方程得将驱动方程代入特性方程得状态方程状态方程状态方程状态方程；写写写写输出方程；输出方程；输出方程；输出方程；求出求出求出求出状态转换表状态转换表状态转换表状态转换表和和和和状态转换图。状态转换图。状态转换图。状态转换图。回忆回忆分析步骤：分析步骤：时序逻辑电路图时序逻辑电路图时序逻辑电路图时序逻辑电路图逻辑功能逻辑功能逻辑功能逻辑功能分析分析分析分析设计设计设计设计 例：例：例：例：设计一个带进位输出的设计一个带进位输出的设计一个带进位输出的设计一个带进位输出的16161616进制进制进制进制(4(4(4

45、(4位二进制位二进制位二进制位二进制)计数器。计数器。计数器。计数器。(1)(1)画画状态转换图状态转换图和和状态转换表状态转换表Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10

46、0 0 00000000000000001n+10Q (2)(2)写写输出方程输出方程C=Q3Q2Q1Q0 (3)(3)写写状态方程状态方程并和并和特性方程特性方程对比，得对比，得驱动方程。驱动方程。(4)(4)写出写出写出写出驱动方程驱动方程驱动方程驱动方程和和和和输出方程输出方程输出方程输出方程(5)(5)根据根据驱动方程驱动方程驱动方程驱动方程和和和和输出方程输出方程输出方程输出方程画电路图画电路图画电路图画电路图C=Q3Q2Q1Q0 思考题：思考题：用用触发器触发器设计一个带进位输出的十三进制计数器，如何设计一个带进位输出的十三进制计数器，如何设计？设计？(请说出设计思路请说出设计思路

47、)/1/1Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 111 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 0 0000000000001n+10Q化简时，化简时，注意利注意利用无关用无关项项 前述的计数器也是时序电路，也可用经典方法来设计，只不过计数前述的计数器

48、也是时序电路，也可用经典方法来设计，只不过计数器不用逻辑抽象，也没有输入变量，可以省略经典设计方法的一些步骤。器不用逻辑抽象，也没有输入变量，可以省略经典设计方法的一些步骤。事实上，计数器的设计方法正是经过简化的经典设计方法。事实上，计数器的设计方法正是经过简化的经典设计方法。2.2.2.2.时序逻辑电路的时序逻辑电路的时序逻辑电路的时序逻辑电路的经典经典经典经典设计方法设计方法设计方法设计方法时序逻辑电路的经典设计方法可用于时序逻辑电路的经典设计方法可用于任何任何时序逻辑问题的设计。时序逻辑问题的设计。经典设计方法的步骤如下：经典设计方法的步骤如下：由文字描述的逻由文字描述的逻辑问题辑问题原

49、始状态原始状态图图最简状态转换最简状态转换图图画电路图画电路图检查电路能检查电路能否自启动否自启动求输出方程和状态方程，将求输出方程和状态方程，将状态方程和特性方程对比得状态方程和特性方程对比得驱动方程驱动方程状态转换状态转换表表逻辑逻辑抽象抽象化简化简状态状态编码编码 例：例：用触发器设计一个用触发器设计一个111111串行数据检测器，该检测器有一个输入端串行数据检测器，该检测器有一个输入端X X和一个输出端和一个输出端Y Y，输入输入X X为一串随机信号，当连续输入三个或三个以上为一串随机信号，当连续输入三个或三个以上1 1时，时，输出为输出为1 1，否则输出为，否则输出为0 0。X XY

50、 Y0 01 10 01 11 11 10 01 10 0解：解：(1)(1)逻辑抽象出逻辑抽象出原始状态转换图原始状态转换图 设设 S0 S0 为为X X没有输入没有输入1 1以前的状态；以前的状态；S1 S1 为为X X输入输入1 1个个1 1以后的状态；以后的状态；S2 S2 为为X X输入输入2 2个个1 1以后的状态；以后的状态；S3 S3 为为X X输入输入3 3个个1 1以后的状态；以后的状态；1/0S0S1S2S3输入输入输入输入X/X/输出输出输出输出Y Y1/01/11/10/00/00/00/0(2)(2)化简化简状态转换图状态转换图(合并等价状态合并等价状态)等价状态：