(精品)数字电子技术基础3.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《(精品)数字电子技术基础3.ppt》由会员分享,可在线阅读,更多相关《(精品)数字电子技术基础3.ppt(110页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路的逻辑功能特点 组合逻辑电路是指在任何时刻,电路的输出状态仅与该时刻各输入变量的取值有关,而与电路以前的状态无关。其特征是输出状态与输入状态呈即时性,电路没有记忆功能。组合逻辑电路的电路特点 由常用门电路组合而成,电路中没有从输出向输入的反馈信号,也不存在可以存储信号状态的元件。组合逻辑电路的特点3.1.1 3.1.1 组组合合逻辑电逻辑电路的分析方法路的分析方法 组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程,实际上就是根据逻辑图写出其逻辑表达式、真值表,并归纳出其逻辑功能。1.组合逻辑电路的分析方法(1)写出逻辑函数表达式(
2、2)化简逻辑得到函数与或表达式(3)列出真值表(4)从真值表找出规律,说明电路实现的功能3.13.1组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法逻辑图逻辑图逻辑表逻辑表达式达式最简与或最简与或表达式表达式最简与或表达式真值表真值表电路的逻辑功能当输入A、B、C中有2个或3个为1时,输出Y为1,否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路:只要有2票或3票同意,表决就通过。2.1.2 2.1.2 2.1.2 2.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路
3、的设计方法 组合逻辑电路设计主要是按具体的设计要求用逻辑函数加以描述,再用具体的电路加以实现的过程。1.1.组合逻辑电路设计方法组合逻辑电路设计方法组合逻辑电路设计方法组合逻辑电路设计方法(1)进行逻辑抽象,列真值表。根据电路功能的描述,将其输入与输出的逻辑关系用真值表的形式列出。(2)写表达式,并化简。通过逻辑化简,根据真值表写出最简的逻辑表达式。(3)根据表达式画出电路的逻辑电路图。例1:交通灯故障监测电路设计任务设:灯亮为“1”,灯灭为“0”。状态正常为“0”,不正常为“1”。真值表真值表卡诺图卡诺图得逻辑式得逻辑式用逻辑门组成逻辑电路例2:用逻辑电路设计一个三输入(I1、I2、I3)三
4、输出(L1、L2、L3)的优先排队电路。优先级按I0、I1、I2顺序,高电平有效。按题意的真值表简化真值表得逻辑式转成与非与非表达式画逻辑图 例3 设计一个路灯控制电路,要求实现的功能是:当总电源开关闭合时,安装在三个不同地方的三个开关都能独立地将灯打开或熄灭;当总电源开关断开时,路灯不亮。按此要求得真值表 S S A B C A B C Y Y S S A B C A B CY Y 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0
5、1 1 0 0 1 1 1 0 1 1 10 00 00 00 00 00 00 00 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 10 01 11 10 01 10 00 01 1S=0S=0总开总开关断开关断开S=1S=1总开总开关闭合关闭合用卡诺图化简得逻辑图1、半加器3.2 加法器和数值比较器加法器和数值比较器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数
6、本位的和向高位的进位3.2.1 加法器2、全加器 能对两个1位二进制数进行相加并考虑低位的进位,即相当于3个1位二进制数相加,求得本位和及进位的逻辑电路称为全加器。Ai、Bi:加数Ci-1:低位的进位Si:本位的和Ci:向高位的进位。全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号Ci用与非-与非式表示 1.用与门、非门和或门实现的电路 用与或非门实现先求Si和Ci。为此,合并值为0的最小项。再取反,得:实现多位二进制数相加的电路称为加法器。1、4位串行进位加法器位串行进位加法器(三)集成全加器(三)集成全加器构成构成:把n位全加器串联起来,低位
7、全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点:进位信号是由低位向高位逐级传递的,所以运算速度较慢。2 2、超前进位加法器(并行进位加法器)、超前进位加法器(并行进位加法器)进位生成项进位传递条件进位表达式和表达式4 4位超前进位加法器递推公式位超前进位加法器递推公式位超前进位加法器递推公式位超前进位加法器递推公式超前进位电路超前进位电路超前进位电路超前进位电路集成二进制集成二进制集成二进制集成二进制4 4位超前进位加法器位超前进位加法器位超前进位加法器位超前进位加法器加法器的级连加法器的级连加法器的级连加法器的级连 加法器的应用加法器的应用1、8421 BCD码转换为余3码BCD
8、码码+0011=余余3码码2、二进制并行加法/减法器C0-10时,时,B 0=B,电路,电路执行执行A+B运算;当运算;当C0-11时,时,B 1=B,电路执行,电路执行AB=A+B运算。运算。3.2.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器,简称比较器。一、1位数值比较器设AiBi时Li1;AiBi 时Gi1;AiBi时Mi1。得1位数值比较器的真值表。逻辑表达式变换为与非与非式得逻辑图二、4位数值比较器两个4位二进制数值比较 A=A3A2A1A0,B=B3B2B1B0当AB、L=1、G=M=0 A=B、G=1、L=M=0 AB、M=1、L=G=0(一)
9、使用比较法 (从高向低依次判别)当A3 B3、则必然A B、L=1当A3=B3、则须判A2、B2,当A2 B2,则L=1.当A3=B3、.A0=B0,则G=1当A3 B3、.A0 B0,则M=1因此得L、G、M的逻辑表达式或得4位数值比较器逻辑图集成数值比较器集成数值比较器 4 4位数值比较器真值表位数值比较器真值表TTLTTL电路电路电路电路:最低4位的级联输入端AB、AB、A=B和AB 必须预先分别预置为1、1、0。3.3 3.3 编码器和译码器编码器和译码器编码器和译码器编码器和译码器实现编码操作的电路称为编码器。一、二进制编码器(1)3位二进制编码器输入8个互斥的信号输出3位二进制代码
10、真真值值表表逻辑表达式逻辑图(2)3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的,即具有单方面排斥的特性。设I7的优先级别最高,I6次之,依此类推,I0最低。真真值值表表逻辑表达式逻辑表达式逻辑图8 8线线-3-3线优先编码器线优先编码器(3)集成3位二进制优先编码器集成3位二进制优先编码器74LS148ST为使能输入端,低电平有效。YS为使能输出端,通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端,是控制标志级连时可作输出位的扩展。集成二进制优先编码器集成二进制优先编码器74LS14874LS148的真值表的真值表输入:逻辑输入
11、:逻辑0(0(低电平)有效低电平)有效输出:逻辑输出:逻辑0(0(低电平)有效低电平)有效集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联二、二、二二-十进制编码器十进制编码器1、8421 BCD码编码器输入10个互斥的数码输出4位二进制代码真真值值表表逻辑表达式逻辑图2、8421 BCD码优先编码器真值表逻辑表达式逻辑图8421BCD优先编码器3、集成10线-4线优先编码器3.3.2 3.3.2 译码器译码器译码器译码器 译码是编码的相反过程,把二进制代码翻译成我们需要的不同类型的输出信号的过程称为译码,实现译码操作的电路称为译码器。一、二进制译码器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 精品 数字 电子技术 基础
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内