存储器与可编程逻辑器.ppt

《存储器与可编程逻辑器.ppt》由会员分享，可在线阅读，更多相关《存储器与可编程逻辑器.ppt（149页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第8章 存储器与可编程逻辑器件存储器与可编程逻辑器件内容提要：内容提要：存储器是计算机和数字系统不可缺少的重要设备，可编程逻辑器件是目前数字系统设计的主要逻辑器件。本章首先介绍存储器的基本概念，各种存储器的工作原理以及存储器容量的扩展方法。然后介绍可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）的电路结构和应用。最后简述CPLD、FPGA和在系统编程（ISP）技术的基本思想。18.1存储器概述存储器概述 主要内容：主要内容：存储器的分类、相关概念存储器的主要技术指标28.1.1 存储器分类存储器分类 存储器是一种能存储大量二进制信息的半导体存储器，随着微电子技术的发展，半导体存储器以其容量大、

2、存取速度快、可靠性高、外围电路简单、与其它电路配合容易等特点，在计算机和数字系统中得到了广泛的应用。它用来存放程序和大量的数据，是计算机和数字系统中非常重要的组成部分。按照存储器的性质和特点分类，存储器有不同的分类方法。3根据存储器存取功能的不同分类根据存储器存取功能的不同分类 存储器可分为只读存储器只读存储器（Read-Only Memory，简称ROM）和随机存取存储器随机存取存储器（Random Access Memory，简称RAM）。只读存储器在正常工作状态时，只能从中读取数据，而不能写入数据。ROM的优点是电路结构简单，数据一旦固化在存储器内部后，就可以长期保存，而且在断电后数据也

3、不会丢失，故属于数据非易失性存储器。其缺点是只适用于存储那些固定数据或程序的场合。随机存取存储器与只读存储器的根本区别在于：随机存储器在正常工作状态时可随时向存储器里写入数据或从中读出数据，在存储器断电后信息全部丢失，因此RAM也称为易失性存储器。4根据存储器制造工艺的不同分类 存储器可分为双极型存储器双极型存储器和MOS型型存储器存储器。双极型存储器以TTL触发器作为基本存储单元，具有速度快、价格高和功耗大等特点，主要用于高速应用场合，如计算机的高速缓存。MOS型存储器是以MOS触发器或MOS电路为存储单元，具有工艺简单、集成度高、功耗小、价格低等特点，主要用于计算机的大容量内存储器。5根据

4、存储器数据的输入根据存储器数据的输入/输出方式不同分类输出方式不同分类 存储器可分为串行存储器和并行存储器。存储器可分为串行存储器和并行存储器。串行存储器中数据输入或输出采用串行方式，串行存储器中数据输入或输出采用串行方式，并行存储器中数据输入或输出采用并行方式。并行存储器中数据输入或输出采用并行方式。显然，并行存储器读写速度快，但数据线和地显然，并行存储器读写速度快，但数据线和地址线占用芯片的引脚数较多，且存储容量越大，址线占用芯片的引脚数较多，且存储容量越大，所用引脚数目越多。串行存储器的速度比并行所用引脚数目越多。串行存储器的速度比并行存储器慢一些，但芯片的引脚数目少了许多。存储器慢一些

5、，但芯片的引脚数目少了许多。68.1.2 存储器的相关概念半导体存储器的核心部分是“存储矩阵存储矩阵”，它由若干个“存储单元存储单元”构成；每个存储单元又包含若干个“基本存储单元基本存储单元”，每个基本存储单元存放1位二进制数据，称为一个“比特比特”。通常存储器以“存储单元”为单位进行数据的读写。每个“存储单元”也称为一个“字字”，一个“字”中所含的位数称为“字长字长”。图8-1为一个64位存储器的结构图，64个正方形表示该存储器的64个“基本存储单元”，每4个“基本存储单元”构成1个“存储单元”，故该存储器有16个“字”，其“字长”为4。这样的存储器称为164存储器。7地址Y0Y1位D位C位

6、B位A位D位C位B位AX0X1X2X3X41101X51001X6X7图图8-1 64位存储器结构位存储器结构88.1.3 存储器的性能指标 存储器的性能指标很多，例如存储容量、存取速度、封装形式、电源电压、功耗等，但就实际应用而言，最重要的性能指标是存储器的存储容量和存取时间。下面就这两项性能指标的具体情况予以说明。1存储容量 存储容量是指存储器能够容纳的二进制信息总量，即存储信息的总比特数，也称为存储器的位容量。存储器的容量=字数（m）字长（n）。设存储器芯片的地址线和数据线根数分别是p和q，则该存储器芯片可编址的存储单元总数即字数为，字长为q。该存储器芯片的容量为 q位。例如：容量为4K

7、8位的存储器芯片有地址线12根，数据线8根。92存取速度存储器的存取速度可用“存取时间”和“存储周期”这两个时间参数来衡量。“存取时间”（Access Time）是指从微处理器发出有效存储器地址从而启动一次存储器读/写操作，到该操作完成所经历的时间。很显然，存取时间越短，则存取速度越快。目前，高速缓冲存储器的存取时间已小于20ns，中速存储器在60ns到100ns之间，低速存储器在100ns以上。“存储周期”（memory cycle）是连续启动两次独立的存储器操作所需的最小时间间隔。由于存储器在完成读/写操作之后需要一段恢复时间，所以存储器的存储周期略大于存储器的存取时间。如果在小于存储周期

8、的时间内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。108.2随机存取存储器（随机存取存储器（RAM）主要内容：主要内容：lRAM的分类与结构的分类与结构l静态静态RAM（SRAM）lSRAM的存储单元的存储单元l动态动态RAM（DRAM）lDRAM的存储单元的存储单元 118.2.1 RAM分类与结构分类与结构 1RAM分类分类随机存储器也叫可读写存储器，它可分为双极型和随机存储器也叫可读写存储器，它可分为双极型和MOS型存储器。双极型存储器由于集成度低、功耗大，在型存储器。双极型存储器由于集成度低、功耗大，在微型计算机系统中使用不多。目前可读写存储器微型计算机系统中使用不多

9、。目前可读写存储器RAM芯片芯片几乎全是几乎全是MOS型的。型的。MOS型型RAM按工作方式不同又可分按工作方式不同又可分为静态为静态RAM（Static RAM）和动态）和动态RAM（Dynamic RAM）。）。静态静态RAM使用触发器作为存储元件，因而只要使用使用触发器作为存储元件，因而只要使用直流电源，就可存储数据。动态直流电源，就可存储数据。动态RAM使用电容作为存储单使用电容作为存储单元，如果没有称为刷新的过程对电容再充电的话，就不能元，如果没有称为刷新的过程对电容再充电的话，就不能长期保存数据。当电源被移走后，长期保存数据。当电源被移走后，SRAM和和DRAM都会丢都会丢失存储的

10、数据，因此被归类为易失性内存。失存储的数据，因此被归类为易失性内存。数据从数据从SRAM中读出的速度要比从中读出的速度要比从DRAM中读出的速中读出的速度快得多。但是，对于给定的物理空间和成本，度快得多。但是，对于给定的物理空间和成本，DRAM可可以比以比SRAM存储更多的数据，因为存储更多的数据，因为DRAM单元更加简单，单元更加简单，在给定的区域内，可以比在给定的区域内，可以比SRAM集成更多的单元。集成更多的单元。12SRAM和DRAM可以进一步分为更多的类型，其分类结构如图8-2所示。图图8-2 RAM的分类的分类132RAM的结构RAM电路通常由存储矩阵、地址译码器和读/写控制电路三

11、部分组成，其电路结构框图如图8-3所示。图8-3 RAM的电路结构框图14存储矩阵由许多结构相同的基本存储单元排列组成，而每一个基本存储单元可以存储一位二进制数据（0或1），在地址译码器和读写控制电路的作用下，将存储矩阵中某些存储单元的数据读出或将数据写入某些存储单元。地址译码器通常有字译码器和矩阵译码器两种。在大容量存储器中常采用矩阵译码器，这种译码器是将地址分为行地址和列地址两部分，分别对行地址和列地址进行译码，由它们共同选择存储矩阵中欲读/写的存储单元。读/写控制电路的作用是对存储器的工作状态进行控制。为片选输入端，低电平有效，为读/写控制信号。当=0时，RAM为正常工作状态，若=1，则

12、执行读操作，存储单元里的数据将送到输入/输出端上；若=0，则执行写操作，加到输入/输出端上的数据将写入存储单元；当=1时，RAM的输入/输出端呈高阻状态，这时不能对RAM进行读/写操作。158.2.2 静态静态RAM（SRAM）1SRAM的基本存储单元的基本存储单元静态静态RAM的基本存储单元通常由的基本存储单元通常由6个个MOS管组成，如管组成，如图图8-4所示。图中所示。图中T1、T2为放大管，为放大管，T3、T4为负载管，这为负载管，这4个个MOS管共同组成一个双稳态触发器。若管共同组成一个双稳态触发器。若T1导通，则导通，则A点点为低电平，这样为低电平，这样T2截止，截止，B点为高电平

13、，又保证点为高电平，又保证T1导通；导通；与此类似，与此类似，T1截止而截止而T2导通时，又是另一种稳定状态。导通时，又是另一种稳定状态。A点为高电平点为高电平B点为低电平代表点为低电平代表“1”，B点为高电平点为高电平A点为低点为低电平时代表电平时代表“0”，这个双稳态触发器可以保存一位二进制，这个双稳态触发器可以保存一位二进制数据。数据。图中图中T5、T6为本单元控制管，由为本单元控制管，由X地址译码线控制。地址译码线控制。T7和和T8为一列基本存储单元的控制管，由为一列基本存储单元的控制管，由Y地址译码线控地址译码线控制。显然，只有当制。显然，只有当X、Y地址译码线均为高电平时，地址译码

14、线均为高电平时，T5、T6、T7 和和T8管都导通，该基本存储单元的输出才能通过管都导通，该基本存储单元的输出才能通过T5、T6、T7 和和T8管和数据线接通。管和数据线接通。16图图8-4 六管静态六管静态RAM基本存储单元基本存储单元17对基本存储单元写操作时，对基本存储单元写操作时，X、Y地址译码线均为高电平，使地址译码线均为高电平，使T5、T6、T7、T8控制管都导通。写入控制管都导通。写入“1”时，数据线时，数据线Di和上分别输入高、和上分别输入高、低电平，通过低电平，通过T7、T5置置A点为高电平，通过点为高电平，通过T8、T6置置B点为低电平。点为低电平。当写信号和地址译码信号撤

15、去后，当写信号和地址译码信号撤去后，T5、T6、T7 和和T8重新处于截止状态，重新处于截止状态，于是于是T1、T2、T3、T4组成的双稳态触发器保存数据组成的双稳态触发器保存数据“1”。写入数据。写入数据“0”的过程与写入的过程与写入“1”时类似。时类似。对基本存储单元读操作时，对基本存储单元读操作时，X、Y地址线均为高电平，使地址线均为高电平，使T5、T6、T7、T8控制管导通。当该基本存储单元存放的数据是控制管导通。当该基本存储单元存放的数据是“1”时，时，A点的点的高电平、高电平、B点的低电平分别传给点的低电平分别传给Di和和 上，于是读出数据上，于是读出数据“1”。存储。存储数数 据

16、被读出后，基本存储单元原来的状态保持不变。当基本存储单元存放据被读出后，基本存储单元原来的状态保持不变。当基本存储单元存放的数据是的数据是“0”时，其读操作与读出数据时，其读操作与读出数据“1”时类似。时类似。静态静态RAM存储电路存储电路MOS管较多，集成度不高，同时由于管较多，集成度不高，同时由于T1、T2管管必定有一个导通，因而功耗较大。静态必定有一个导通，因而功耗较大。静态RAM的优点是不需要刷新电路，的优点是不需要刷新电路，从而简化了外部控制逻辑电路，此外静态从而简化了外部控制逻辑电路，此外静态RAM存取速度比动态存取速度比动态RAM快，快，因而通常用作微型计算机系统中的高速缓存。因

17、而通常用作微型计算机系统中的高速缓存。18 2存储矩阵存储矩阵 SRAM中的基本存储单元以行和列组织起来，中的基本存储单元以行和列组织起来，图图8-5为一个为一个n4阵列的基本阵列的基本SRAM阵列。行中所有阵列。行中所有基本存储单元共享相同的行选择线。数据线的每一基本存储单元共享相同的行选择线。数据线的每一个集合（个集合（Di，）进入给定列中的每个单元中，并）进入给定列中的每个单元中，并经过数据输入经过数据输入/输出缓冲器和控制电路，成为单个输出缓冲器和控制电路，成为单个数据线的一个输入或输出（数据数据线的一个输入或输出（数据I/O）。）。19图图8-5 基本基本SRAM阵列阵列20 3静态

18、静态RAM芯片举例芯片举例 常用的静态常用的静态RAM芯片主要有芯片主要有6116、6264、62256、628128等，下面简单介绍等，下面简单介绍6116芯片。芯片。6116芯片是芯片是2K8位的位的高速静态高速静态CMOS可读写存储器，片内共有可读写存储器，片内共有16384个基本存储个基本存储单元。在单元。在11条地址线中，条地址线中，7条用于行地址译码输入，条用于行地址译码输入，4条用条用于列地址译码输入，每条列地址译码线控制于列地址译码输入，每条列地址译码线控制8个基本存储单个基本存储单元，从而组成了元，从而组成了128128的存储单元矩阵。的存储单元矩阵。6116的引脚如图的引脚

19、如图8-6所示，在所示，在24个引脚中有个引脚中有11条地址线条地址线(A0A10)、8条数据线（条数据线（IO1IO8）、）、1条电源线条电源线(Vcc)和和1条地线条地线(GND)，此外还有，此外还有3条控制线：片选线条控制线：片选线 、输出允许输出允许 、写允许、写允许 。、和和 的组合决定了的组合决定了6116的工作方式，如表的工作方式，如表8-1 所示。所示。21表8-1 6116芯片的工作方式 图8-6 6116芯片引脚图 工作方式001读010写1未选228.2.3 动态动态RAM（DRAM）与静态与静态RAM一样，动态一样，动态RAM也是由许多基本存储也是由许多基本存储单元按行

20、、列形式构成的二维存储矩阵。在基本存储单单元按行、列形式构成的二维存储矩阵。在基本存储单元电路中，二进制信息保存在元电路中，二进制信息保存在MOS管栅极电容上的，管栅极电容上的，电容上充有电荷表示电容上充有电荷表示“1”，电容上无电荷表示，电容上无电荷表示“0”，即动态即动态RAM是利用电容存储电荷的原理来保存信息的。是利用电容存储电荷的原理来保存信息的。早期曾有早期曾有“4管动态管动态RAM基本存储单元电路基本存储单元电路”和和“3管动态管动态RAM基本存储单元电路基本存储单元电路”。这两种电路的优。这两种电路的优点是外围控制电路比较简单，读出信号的幅度也比较大，点是外围控制电路比较简单，读

21、出信号的幅度也比较大，缺点是电路结构不够简单，不利于提高集成度。目前，缺点是电路结构不够简单，不利于提高集成度。目前，动态动态RAM基本存储单元是由一个基本存储单元是由一个MOS管和一个小电容管和一个小电容构成，故称为构成，故称为“单管动态单管动态RAM基本存储单元电路基本存储单元电路”，其结构如图其结构如图8-7所示。所示。23图图8-7 单管动态单管动态RAM基本存储单元电路基本存储单元电路24 对单管动态对单管动态RAM存储电路进行读操作时，通过存储电路进行读操作时，通过“行地行地址译码器址译码器”使某一条行选择线为高电平，则该行上所有基使某一条行选择线为高电平，则该行上所有基本存储单元

22、中的本存储单元中的MOS管管T导通。这样，各列上的刷新放大导通。这样，各列上的刷新放大器便可读取相应电容上的电压值。刷新放大器灵敏度很高，器便可读取相应电容上的电压值。刷新放大器灵敏度很高，放大倍数很大，可将电容上的电压转换为逻辑放大倍数很大，可将电容上的电压转换为逻辑“1”或或“0”，并控制将其重写到存储电容上。，并控制将其重写到存储电容上。“列地址译码器列地址译码器”电路产生列选择信号，使选中行和该列上的单管动态电路产生列选择信号，使选中行和该列上的单管动态RAM存储电路受到驱动，从而输出数据。存储电路受到驱动，从而输出数据。在进行写操作时，被行选择信号、列选择信号所选中在进行写操作时，被

23、行选择信号、列选择信号所选中的单管动态的单管动态RAM存储电路的存储电路的MOS管管T导通，通过刷新放大导通，通过刷新放大器和器和T管，外部数据输入管，外部数据输入/输出线上的数据被送到电容输出线上的数据被送到电容C上保上保存。存。25 由于任何电容均存在漏电效应，所以经过一段时间后由于任何电容均存在漏电效应，所以经过一段时间后电容上的电荷会流失殆尽，所存信息也就丢失了。尽管每电容上的电荷会流失殆尽，所存信息也就丢失了。尽管每进行一次读写操作实际上是对单管动态存储电路信息的进行一次读写操作实际上是对单管动态存储电路信息的一次恢复或增强，但是读写操作的随机性不可能保证在一次恢复或增强，但是读写操

24、作的随机性不可能保证在一定时间内内存中所有的动态一定时间内内存中所有的动态RAM基本存储单元都会有读基本存储单元都会有读写操作。对电容漏电而引起信息丢失这个问题的解决办写操作。对电容漏电而引起信息丢失这个问题的解决办法是定期地对内存中所有动态法是定期地对内存中所有动态RAM存储单元进行刷新存储单元进行刷新(refresh)，使原来表示逻辑，使原来表示逻辑“1”电容上的电荷得到补充，电容上的电荷得到补充，而原来表示逻辑而原来表示逻辑“0”的电容仍保持无电荷状态。所以刷新的电容仍保持无电荷状态。所以刷新操作并不改变存储单元的原存内容，而是使其能够继续保操作并不改变存储单元的原存内容，而是使其能够继

25、续保持原来的信息存储状态。持原来的信息存储状态。26 刷新是逐行进行的，当某一行选择信号为高电平时，刷新是逐行进行的，当某一行选择信号为高电平时，选中了该行，则该行上所连接的各存储单元中电容上的电选中了该行，则该行上所连接的各存储单元中电容上的电压值都被送到各自对应的刷新放大器，刷新放大器将信号压值都被送到各自对应的刷新放大器，刷新放大器将信号放大后又立即重写到电容放大后又立即重写到电容C。显然，某一时间段内只能刷新。显然，某一时间段内只能刷新某一行，这种刷新操作只能逐行进行。由于按行刷新时列某一行，这种刷新操作只能逐行进行。由于按行刷新时列选择信号总是为低电平，则由列选择信号所控制的选择信号

26、总是为低电平，则由列选择信号所控制的MOS管管不导通，所以电容上的信息不会被送到外部数据输入输不导通，所以电容上的信息不会被送到外部数据输入输出线上。出线上。一个由单管基本存储单元电路及相关外围控制电路构一个由单管基本存储单元电路及相关外围控制电路构成的动态成的动态RAM存储阵列如图存储阵列如图8-8所示。由该图可见，整个存所示。由该图可见，整个存储阵列由储阵列由1024行、行、1024列构成，具有列构成，具有1M1组织的组织的1048576位（位（1M位）位）DRAM的方块图，图中深灰色的方块表示刷新的方块图，图中深灰色的方块表示刷新逻辑。逻辑。27图图8-8 动态动态RAM存储器阵列存储器

27、阵列28 与静态与静态RAM相比，动态相比，动态RAM基本存储基本存储单元所用的单元所用的MOS管少，从而可以提高存储管少，从而可以提高存储器的存储密度并降低功耗。动态器的存储密度并降低功耗。动态RAM的缺的缺点是存取速度比静态点是存取速度比静态RAM慢，需要定时刷慢，需要定时刷新，因此须增加相应的刷新支持电路。但由新，因此须增加相应的刷新支持电路。但由于于DRAM的高存储密度、低功耗及价格便的高存储密度、低功耗及价格便宜等突出优点，使之非常适用于在需要大容宜等突出优点，使之非常适用于在需要大容量的系统中用作主存储器。现代计算机均采量的系统中用作主存储器。现代计算机均采用各种类型的用各种类型的

28、DRAM作为可读写主存。作为可读写主存。29 8.3 只读存储器（只读存储器（ROM）主要内容：主要内容：ROM的分类与结构 掩膜ROM及其存储单元 可编程ROM及其存储单元 可编程ROM的应用308.3.1 ROM分类与结构分类与结构 1ROM分类分类 ROM是存储固定信息的存储器，与RAM不同，ROM中的信息是由专用装置预先写入的，在正常工作过程中只能读出不能写入。ROM属于非易失性存储器，即信息一经写入，即便掉电，写入的信息也不会丢失。ROM的用途是用来存放不需要经常修改的程序或数据，如计算机系统中的BIOS程序、系统监控程序、显示器字符发生器中的点阵代码等。ROM从功能和工艺上可分为掩

29、膜ROM、可编程的PROM、EPROM和EEPROM等几种类型，其分类结构图如图8-9所示。31图图8-9 ROM的分类的分类32 2ROM的结构的结构 ROM的电路结构如图的电路结构如图8-10所示，由存储矩阵、所示，由存储矩阵、地址译码器和输出控制电路三部分组成。地址译码器和输出控制电路三部分组成。图图8-10 ROM的电路结构框图的电路结构框图33 存储矩阵由许多基本存储单元排列而成。基本存储矩阵由许多基本存储单元排列而成。基本存储单元可以由二极管构成，也可以由双极型三极存储单元可以由二极管构成，也可以由双极型三极管或管或MOS管构成。每个基本存储单元能存放一位管构成。每个基本存储单元能

30、存放一位二进制信息，每一个或一组基本存储单元有一个对二进制信息，每一个或一组基本存储单元有一个对应的地址。应的地址。地址译码器的作用是将输入的地址译成相应的地址译码器的作用是将输入的地址译成相应的控制信号，利用这个控制信号从存储矩阵中选出指控制信号，利用这个控制信号从存储矩阵中选出指定的单元，将其中的数据从数据输出端输出。定的单元，将其中的数据从数据输出端输出。输出控制电路通常由三态输出缓冲器构成，其输出控制电路通常由三态输出缓冲器构成，其作用有两个：一是提高存储器的承载能力，二是实作用有两个：一是提高存储器的承载能力，二是实现输出三态控制，以便与系统总线连接。现输出三态控制，以便与系统总线连

31、接。348.3.2 掩膜掩膜 ROM 掩膜式掩膜式ROM通常采用通常采用MOS工艺制作。在芯片制造厂工艺制作。在芯片制造厂家生产时，根据用户提供的要写入家生产时，根据用户提供的要写入ROM的数据或程序采的数据或程序采用二次光刻板的图形（掩膜）将其直接写入（固化），用二次光刻板的图形（掩膜）将其直接写入（固化），因此称为掩膜因此称为掩膜ROM。掩膜。掩膜ROM中的内容制成后用户则中的内容制成后用户则不能修改，只能读出。不能修改，只能读出。图图8-11所示是一个简单的所示是一个简单的44位的位的MOS型型ROM存储存储矩阵，采用单向（横向）译码结构，两位地址线矩阵，采用单向（横向）译码结构，两位地

32、址线A1A0译译码后产生的码后产生的4个输出分别对应个输出分别对应4条字线（条字线（W0W3），可分），可分别选中别选中4个个ROM存储单元之一，每个存储单元存储单元之一，每个存储单元4位，分别位，分别对应于对应于4条位线（条位线（D3D0）。字线和位线的交叉处有的连）。字线和位线的交叉处有的连有有MOS管，有的没有连接管，有的没有连接MOS管。管。35图图8-11 44位的位的MOS型型ROM存储矩阵存储矩阵36 若输入的地址线若输入的地址线A1A0=00，则地址译码，则地址译码器对应于字线器对应于字线W0的输出为高电平，从而使该的输出为高电平，从而使该字线上连接的字线上连接的MOS管导通，

33、相应的位线（管导通，相应的位线（D3和和D0）输出为）输出为0；相反，该字线上未连接；相反，该字线上未连接MOS管的相应位线（管的相应位线（D2和和D1）输出为）输出为1。整。整个存储矩阵的内容如表个存储矩阵的内容如表8-2所示。所示。37表8-2 掩膜ROM存储矩阵的内容 位单元D3 D2 D1D00011010101210103000038 掩膜式掩膜式ROM的主要特点是：的主要特点是：l存储的内容由制造厂家一次性写入，存储的内容由制造厂家一次性写入，写入后便不能修改，灵活性差；写入后便不能修改，灵活性差；l存储内容固定不变，可靠性高；存储内容固定不变，可靠性高；l少量生产时造价较高，因而

34、只适用于少量生产时造价较高，因而只适用于定型批量生产。定型批量生产。39 例例8-1 利用掩膜利用掩膜ROM，实现，实现4位二进制码到格雷码位二进制码到格雷码变换编程。变换编程。解：解：4位二进制码变换成格雷码如表位二进制码变换成格雷码如表8-3所示。实现所示。实现转换的转换的ROM的矩阵图如图的矩阵图如图8-12所示。所示。表表8-3 二进制码到格雷码转换表二进制码到格雷码转换表二进制数格雷码二进制数格雷码BBBBGGGGBBBBGGGG000000000100011000001000110011101001000111010111100110010101111100100011011001

35、01001010111110110110110010111101001011101001111100040图图8-12 例例8-1 二进制数到格雷码变换的二进制数到格雷码变换的ROM表示方法表示方法41 8.3.3 可编程可编程 ROM 可编程可编程ROM便于用户根据自己的需要来写便于用户根据自己的需要来写入特定的信息，厂家生产的可编程入特定的信息，厂家生产的可编程ROM事先事先并不存入任何程序和数据，存储矩阵的所有行、并不存入任何程序和数据，存储矩阵的所有行、列交叉处均连接有二极管、三极管或列交叉处均连接有二极管、三极管或MOS管。管。可编程可编程ROM出厂后用户可以利用芯片的外部出厂后用户

36、可以利用芯片的外部引脚输入地址，对存储矩阵中的二极管、三极引脚输入地址，对存储矩阵中的二极管、三极管或管或MOS管进行选择，使其写入特定的二进管进行选择，使其写入特定的二进制信息。根据存储矩阵中存储单元电路的结构制信息。根据存储矩阵中存储单元电路的结构不同，可编程的不同，可编程的ROM有有PROM、EPROM和和EEPROM等三种。等三种。42 1可编程可编程ROM（Programmable ROM，简称，简称PROM）PROM与掩模ROM所不同的是芯片在出厂时，所有的存储单元均被加工成同一状态“0”或“1”，用户可根据需要通过编程器将某些存储单元的状态变成另一状态“1”或“0”。但这种编程只

37、能进行一次，一旦编程完毕，其内容便不能重写。PROM的存储单元通常有两种电路形式：一种是由二极管构成的结击穿型电路；另一种是由晶体三极管组成的熔丝烧断型电路，其结构示意图如图8-13所示。43图图8-13 击穿型和熔丝型存储单元电路击穿型和熔丝型存储单元电路44 击穿型击穿型PROM中，每个存储单元都有两中，每个存储单元都有两个背靠背的二极管如图个背靠背的二极管如图8-13（a）所示。这）所示。这两个二极管将字线和位线断开，相当于每个两个二极管将字线和位线断开，相当于每个存储单元都存入存储单元都存入“0”。用户在编程时，可。用户在编程时，可根据需要对选中的存储单元加上一个高电压根据需要对选中的

38、存储单元加上一个高电压和大电流，将其反向二极管击穿，仅剩下一和大电流，将其反向二极管击穿，仅剩下一个正向导通的二极管，这时位线和字线接通，个正向导通的二极管，这时位线和字线接通，该存储单元相当于存有信息该存储单元相当于存有信息“1”。因此，。因此，这种编程是一次性的。这种编程是一次性的。45 熔丝型熔丝型PROM中，每个存储单元都有一个中，每个存储单元都有一个带熔丝的晶体三极管，其连接图如图带熔丝的晶体三极管，其连接图如图8-13（b）所示。用户编程是逐字逐位进行的，根据需要所示。用户编程是逐字逐位进行的，根据需要写入的信息，按字线和位线选择某个存储单元，写入的信息，按字线和位线选择某个存储单

39、元，通过施加规定宽度和幅度的脉冲电流，将该连通过施加规定宽度和幅度的脉冲电流，将该连接三极管发射极的熔丝熔断，使该存储单元的接三极管发射极的熔丝熔断，使该存储单元的状态被改变成与原状态相反的状态。熔丝熔断状态被改变成与原状态相反的状态。熔丝熔断后，便不可恢复，显然，编程也是一次性的。后，便不可恢复，显然，编程也是一次性的。PROM编程虽然是由用户而不是生产厂家编程虽然是由用户而不是生产厂家完成，增加了灵活性，但编程是一次性的，且完成，增加了灵活性，但编程是一次性的，且可靠性较差，目前已很少使用。可靠性较差，目前已很少使用。46 2可擦可编程可擦可编程ROM（Erasable PROM，简称，简

40、称EPROM）EPROM作为一种可以多次擦除和重写的作为一种可以多次擦除和重写的ROM，克服，克服了掩膜式了掩膜式ROM和和PROM只能一次性写入的缺点，满足了实只能一次性写入的缺点，满足了实际工作中需要多次修改程序或数据的可能，前提条件是存际工作中需要多次修改程序或数据的可能，前提条件是存储矩阵中现有的程序或数据必须首先擦除。因此，储矩阵中现有的程序或数据必须首先擦除。因此，EPROM使用比较广泛。使用比较广泛。EPROM芯片上方有一个石英玻璃窗口，当用一定波长芯片上方有一个石英玻璃窗口，当用一定波长(如如2537A)一定光强一定光强(如如12000wcm2)的紫外线透过窗口照的紫外线透过窗

41、口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射使浮栅恢复初态。一般照射2030分钟后，读出各单元的分钟后，读出各单元的内容均为内容均为FFH，说明，说明EPROM中内容已被擦除。中内容已被擦除。47 EPROM的擦除和编程写入是采用专门的编程器设备完成的。因此，对于编程好的EPROM要用不透光的胶纸将受光窗口封住，以保护芯片不受荧光或太阳光的紫外光照射而造成信息丢失。太阳光大约在一周内可擦除EPROM，而室内荧光大约在三年内可擦除EPROM。图8-14是紫外EPROM（UV EPROM）的外观图，上面的透明石

42、英玻璃窗口是识别UV EPROM的标志。图图8-14 紫外紫外EPROM（UV EPROM）的外观图）的外观图48 常用的常用的EPROM有有2716（2K8位）、位）、2732（4K8位）、位）、2764（8K8位）和位）和27512（64K8位）等。图位）等。图8-15所示是容量为所示是容量为8K8位的位的2764的引脚图。图中，的引脚图。图中，VPP为编程电源，为编程电源，为为片选信号，片选信号，为编程脉冲信号，为编程脉冲信号，为输出允许信号，为输出允许信号，A0A12为地址信号，为地址信号，D0D7为数据信号。有关该为数据信号。有关该芯片的详细使用方法见芯片技术手册或登录网站芯片的详细

43、使用方法见芯片技术手册或登录网站http:/查看。查看。49图图8-15 EPROM2764的外部引脚图的外部引脚图50 3电可擦可编程电可擦可编程ROM（Electrically EPROM）EPROM虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器（或板卡）上拔下来利用紫外线光源擦除后重写，因而给实际应用带来不便。电可擦除可编程只读存储器EEPROM也称E2PROM。与EPROM擦除时把整个芯片的内容全变成“1”不同，EEPROM的擦除可以按字节分别进行，这是EEPROM的优点之一。字节的编程和擦除都只需10ms，并且不需要将芯片从机器上拔

44、下以及诸如用紫外线光源照射等特殊操作，因此可以在线进行擦除和编程写入。这就特别适用于现代嵌入式系统中用EEPROM保存一些偶尔需要修改的少量数据。51 为了编程和擦除的方便，有些EEPROM芯片把其内部存储器分页(或分块)，可以按字节擦除、按页擦除或整片擦除，对不需要擦除的部分，可以保留。常见的EEPROM芯片有2816、2832、2864、28256等。图8-16所示的是容量为32K8位的28256芯片的引脚图。图中，为片选信号。为写控制信号，为输出允许信号，A0A14为地址信号，D0D7为数据信号。有关该芯片的详细使用方法见芯片技术手册或登录网站http:/查看。52图图8-16 EEPR

45、OM28256的外部引脚图的外部引脚图 53 8.3.3 可编程可编程 ROM的应用的应用 从逻辑器件的角度理解，可编程ROM的基本结构是由一个固定连接的与门阵列（相当于一个译码器）和一个可编程的或门阵列（存储矩阵）所组成，如图8-17所示。n个输入为ROM的地址线，m个输出为ROM的数据线。图图8-17 PROM方框图方框图54 图8-18所示是一PROM 的结构示意图，与图8-17相对应。图中的与门阵列构成一个两变量的地址译码器：上述关系出厂前已固定，用户不能改变。图中的或门阵列可由用户进行编程（即使各线的交叉点连接或不连接）来实现各数据输出Di (i=03)与译码器输出W0、W1、W2及

46、 W3之间的或逻辑关系。55图图8-18 PROM的点阵表示图的点阵表示图56 若将存储器的地址线作为输入变量，将存储器的数据线作为输出变量，则地址线经与门阵列可产生输入变量的全部最小项，每一个输出变量就是若干个最小项之和。因而任何形式的组合逻辑电路均能通过对ROM进行编程来实现。由此可知，采用n位地址输入、m位数据输出的可编程ROM，可以实现一组任何形式的n变量的组合逻辑电路，这个原理也适用于RAM。在用PROM实现逻辑函数时，通常采用一种简化的画法，即将或门阵列中Wi线和Dj 线 的交叉处用“*”点表示可编程连接点，存储的信息为“1”；不画点表示此处不连接，此图也称为点阵图。57 例8-2

47、 用PROM设计一个比较器，比较两个两位二进制数A1A0和B1B0的大小。当 A1A0B1B0时 F1(AB1B0时，F2(AB)=1；当 A1A0=B1B0时，F3(A=B)=1。解：根据题意，可列真值表表8-4：根据表8-4，可得到输出函数表达式：F1(AB)=m（4，8，9，12，13，14）F3(A=B)=m（0，5，10，15）58输 入输 出A1 A0 B1 B0F1(AB)F3(A=B)0 0 0 00 0 10 0 0 11 0 00 0 1 01 0 00 0 1 11 0 00 1 0 00 1 00 1 0 10 0 10 1 1 01 0 00 1 1 11 0 01

48、0 0 00 1 01 0 0 10 1 01 0 1 00 0 11 0 1 11 0 01 1 0 00 1 01 1 0 10 1 01 1 1 00 1 01 1 1 10 0 1 表表8-4 比较器比较器的真值表的真值表 59 由此可知，此比较器应采用4位地址输入、3位数据输出的PROM来实现。根据以上表达式，可画出PROM的点阵图，如图8-19所示。图图8-19 例例8-2 PROM点阵图点阵图608.4 快闪存储器（快闪存储器（Flash Memory）主要内容主要内容:l快闪存储器的电路结构快闪存储器的电路结构l快闪存储器芯片应用举例快闪存储器芯片应用举例l快闪存储器与其它存储

49、器的比较快闪存储器与其它存储器的比较 618.4.1 快闪存储器的电路结构快闪存储器的电路结构 快闪存储器也是一种电可擦写的存储器，有人也简称快闪存储器也是一种电可擦写的存储器，有人也简称之闪存（之闪存（Flash Memory）。所谓）。所谓flash是指数据可以轻易地是指数据可以轻易地被擦除。从基本工作原理上看，闪存属于被擦除。从基本工作原理上看，闪存属于ROM型存储器，型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器它又相当于随机存储器RAM。从这个意义上说，传统的。从这个意义上说，传统的ROM与与RAM的

50、界限和区别在闪存上已不明显。的界限和区别在闪存上已不明显。闪存基本存储单元的等效电路如图闪存基本存储单元的等效电路如图8-21所示。它由一个所示。它由一个浮栅浮栅MOS管所构成，若浮栅上保存有电荷，则在源（管所构成，若浮栅上保存有电荷，则在源（S）、）、漏（漏（D）极之间形成导电沟道，达到一种稳定状态，可以定）极之间形成导电沟道，达到一种稳定状态，可以定义该基本存储单元电路保存信息义该基本存储单元电路保存信息“0”，如图，如图8-21(a)所示所示,；若浮栅上没有电荷存在，则在源、漏之间无法形成导电沟若浮栅上没有电荷存在，则在源、漏之间无法形成导电沟道，为另一种稳定状态，可以定义它保存信息道，