清华版计算机组成原理及系统结构.docx

《清华版计算机组成原理及系统结构.docx》由会员分享，可在线阅读，更多相关《清华版计算机组成原理及系统结构.docx（106页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、目 录I第一部分 基本单元实验-1 -1.1算术逻辑运算实验-1-一、实验目的二、实验原理三、实验步骤及注意事项-1 -四、实验结果-3-五、思考题答案-4-六、提问及解答-4-1.2进位控制实验-5-一、实验目的-5-二、实验原理-5-三、实验步骤及注意事项-5 -四、实验结果-6-五、思考题答案-6-六、提问及解答-71. 3移位运算实验-8 -一、实验目的-8-二、实验原理-8-三、实验步骤及注意事项-8-四、实验结果-9-五、思考题答案-91. 4乘法器设计实验-10 -、实验目的-10-二、实验原理-10-三、实验步骤及注意事项-10-四、实验结果-11 -五、思考题答案-111.

2、5内存实验-12-一、实验目的-12-二、实验原理-12-二、实验步骤及注意事项-12 -四、实验结果14-五、思考题答案-14 -六、提问及解答-141. 6总线控制实验-15-一、实验目的-15 -二、实验原理-15-二、实验步骤及注意事项-15 -四、思考题答案-16-五、提问及解答-16-1.7时序实验-17-一、实验目的-17-二、实验原理-17-三、实验步骤及注意事项-17-四、实验结果-18-五、思考题答案-18-六、提问及解答-18 -1. 8微程控器的组成与微程序设计实验-19 -一、实验目的-19-二、实验原理-19-三、实验步骤及注意事项-21 -四、实验结果-23-五、

3、思考题答案-24-六、提问及解答-241. 9硬布线控制器设计实验-25 -一、实验目的-25-二、实验原理-25-三、实验步骤及注意事项-26 -四、实验结果-27-五、思考题答案-27 -第二部分综合实验-28 -2.1基本模型机实验-28 -一、实验目的-28-二、实验原理-28-三、实验步骤及注意事项-31 -四、实验结果-35 -五、思考题答案-352. 2移位运算模型机实验-36 -一、实验目的-36-二、实验原理-36-三、实验步骤及注意事项-36-四、实验结果-40-五、思考题答案-40 -2. 3复杂模型机实验-41-一、实验目的-41-二、实验原理-41-三、实验步骤及注意

4、事项-41 -四、实验结果-45-1. 思考题答案-46 -2. 4可重构原理计算机的组成实验-47 -一、实验目的-47-二、实验原理-47-三、实验步骤及注意事项-49 -四、实验结果-49-五、思考题及答案-50-第三部分扩展板实验-51 -3. 1扩展8255并行口实验-51 -、实验目的-51 -二、实验原理-51-二、头验步骤及汪意事项52 -四、实验结果-56-五、思考题答案-56-六、提问及解答-56-3. 2扩展8253定时器/计数器实验-57 -一、实验目的-57-二、实验原理-57-三、实验步骤及注意事项-57 -四、实验结果-59-五、思考题答案-59 -3. 3 82

5、59中断控制器实验-60 -一、实验目的-60-二、实验原理-60-三、实验步骤及注意事项-62 -四、实验结果-65-五、思考题答案-65-第四部分系统结构实验-66 -4.1基于硬布线控制器的基本模型机设计实验-66 -一、实验目的-66-二、实验原理-66-三、实验步骤及注意事项-67-四、实验结果-69-五、思考题答案-69 -4. 2基于RISC处理器构成的模型机的设计与实现-70 -一、实验目的-70-二、实验原理-70-三、实验步骤及注意事项-72-四、实验结果-73-五、思考题答案-744. 3流水微程序模型机设计实验-75 -一、实验目的-75-二、实验原理-75-三、实验步

6、骤及注意事项-77 -四、实验结果-80-五、思考题答案-804. 4流水硬布线控制器设计实验-81-一、实验目的-81 -二、实验原理-81 -二、实验步骤及汪意事项-83 -四、实验结果-84 -五、思考题答案-84-附录1实验用芯片介绍-85-附录2联机软件操作说明-92-附录3模块布局图-96-附录4参考文献-97 -第一部分基本单元实验1.1算术逻辑运算实验一、实验目的1、掌握简单运算器的组成以及数据传送通路。2、验证运算功能发生器（74LS181）的组合功能。二、实验原理实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字 长的ALU。运算

7、器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线, 数据输入开关用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出 经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。D7 DOI -“ 一 n-C8 I11111111刈 0 - 、74LS245DATA BUS D7-DO图1-1运算器数据通路图图2中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明）。其中除T4为脉冲 信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实 验时，

8、还需将S3、S2、Sl、SO、Cn、M、LDDR1、LDDR2、ALU_G、SW_G各电平控制信号与开关单元中的 二进制数据开关进行跳线连接，其中ALU_G、SW_G为低电平有效，LDDR1、LDDR2为高电平有效。按动微 动开关START,即可获得实验所需的单脉冲。三、实验步骤及注意事项1、按图卜2连接实验线路，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线 和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）信号单元T4 * TS42、用输入单元的二进制数据开关向寄存器DR1和DR2置数，数据开关的内容可以用与开关对应的 指示灯来观察，灯亮表示开关量为“1”，灯灭

9、表示开关量为“0”。以向DR1中置入11000001 （C1H）和 向DR2中置入01000011 （43H）为例，具体操作步骤如下：首先使各个控制电平的初始状态为:CLR=1, LDDR1=O, LDDR2=0, ALU_G=1, SW_G=1, S3 S2 SI SO M CN-111111,并将控制台单元的开关SP05打在“NORM”状态，然后按下图示示步骤进行。上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控制 台单元的触动开关START来产生的。LDDR1=OLDDR2=1T4= n置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关

10、闭数据输入三态门（SW_G=1）, 打开ALU输出三态门（ALU_G=O）,使ALU单元的输出结果进入总线。当设置S3、S2, SI、SO、M、CN 的状态为1111H时，数据电元的指示灯显示DR1中的数；而设置成101011时，数据单元的指示灯显示 DR2中的数，然后将指示灯的显示值与输入的数据进行对比。3、验证74LS181的算术运算和逻辑运算功能（采用正逻辑）74LS181的功能见表1-1,可以通过改变S3 S2 SI SO M CN的组合来实现不同的功能，表中“A” 和“B”分别表示参与运算的两个数，“ + ”表示逻辑或，“加”表示算术求和。表1-174LS181功能表S3S2S1so

11、M=0 （算术运算）M=1 （逻辑运算）CN=1无进位CN=O有进位0000F= AF=A 加 1F二 A0001F= ( A + B )力口 1F= A + B0010F= A + BF= ( A + B )力口 1F=AB0011F=0 减 1F=0F=00100F=A 力U ABF=4力口 A)力U 1F二而0101F= ( A + B )力UF= ( A + B )力口 AH 力 1F= B0110F= A减8减1F二 A 减 8F=A80111F= A)减1F=ABF=AB1000F=A 加J ABF= A 力口 48 力 1F= A + B1001F= A 力n 8F= 4 力口

12、8 力n 1F二 A 81010F= ( A + B )力 48F= ( A + B )力U AB 力口 1F=B1011F二 AB 减 1F=ABF=AB1100F=A 力口 AF=A 力口 A 力口 1F=11101F= ( A + B )力口 AF= ( A + B )力口 A 力口 1F= A + 81110F= ( A + B )力口 AF= ( A+B )力口4 力口 1F= A + B1111F二 A 减 1F= AF= A通过前面的操作，我们已经向寄存器DR1写入C1H, DR2写入43H,即人=。山B=43H。然后改 变运算器的控制电平S3 s2 SI SO MCN的组合，观

13、察运算器的输出，填入表1-2中，并和理论值进行 比较、验证74LS181的功能。表1-2运算器功能实验表DR1DR2S3S2SIsoM=0 （算术运算）M=1 （逻辑运算）CN=1无进位CN=O有进位Cl430000F=C1F=C2F=3ECl430001F=C3F=C4F=3CCl430010F=FDF=FEF=02Cl430011F=FFF=0F=0Cl430100F=41F=42F=BECl430101F=43F=44F=BCCl430110F=7DF=7EF=82Cl430111F=7FF=80F=80Cl431000F=02F=03F=7FCl431001F=04F=05F=7DCl

14、431010F=3EF=3FF=43Cl431011F=40F=41F=41Cl431100F=82F=83F=FFCl431101F=84F=85F=FDCl431110F=BEF=BFF=C3Cl431111F=C0F=C1F=C1注：连线时应注意耳口表示两个引脚是导通的，指同个信号；麦小两个明脚没有导 通，指两个不同的信号（以后均不再说明）。四、实验结果1、根据实验步骤1和2,置数后DATA BUS单元的指示灯显示DR1中的数为OC1H,显示DR2中的数 为 43H.2、运算器功能实验表：DR1DR2S3S2SIsoM=0 （算术运算）M=1 （逻辑运算）CN=1无进位CN=0有进位Cl

15、430000F=C1F=C2F=3ECl430001F=C3F=C4F=3CCl430010F=FDF=FEF=02Cl430011F=FFF=0F=0Cl430100F=41F=42F=BECl430101F=43F=44F=BCCl430110F=70 7DF=7EF=82C1430111F=7FF=80F=80C1431000F=02F=03F=7FC1431001F=04F=05F=7DC1431010F=3EF=3FF=43C1431011F=40F=41F=41C1431100F=82F=83F=FFC1431101F=84F=85F=FDC1431110F=BEF=BFF=C3C

16、1431111F=COF=C1F=C1五、思考题答案1、运算器的功能是什么？核心部分是什么？答：运算器的主要功能是完成算术及逻辑运算，它由ALU和若干寄存器组成。ALU负责执行各种数 据运算操作；寄存器用于暂时存放参与运算的数据以及保存运算状态。运算器的核心部分是算术逻辑运 算单元。六、提问及解答1、逻辑运算指的是哪几种运算？总结各种逻辑运算的运算规律。答：有逻辑乘、逻辑非、逻辑加、逻辑与几种运算，它们的运算都是按位进行的。1. 2进位控制实验一、实验目的验证带进位控制的算术运算功能发生器的功能。二、实验原理D7 DOAI T T1S3 S2SISO It CM74LS27371LS273图l

17、-3 进位控制实验原理图进位控制运算器的实验原理如图1-3所示，在实验1、1的基础上增加进位控制部分，其中181的 进位进入一个锁存器，其写入是由T4和AR信号控制，T4是脉冲信号，实验时将T4连至信号单元的TS4 o AR是电平控制信号（低电平有效），可用于实现带进位控制实验，而T4脉冲是将本次运算的进位 结果锁存到进位锁存器中。三、实验步骤及注意事项1、按图14连接实验线路，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线 和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）信号单元T1 TS4算术逻辑单元ALU.GLDDR2LDDR1S3S2S1S0 MCNS3

18、S2S1 SO M CNLDDR2 LDDR1AR输入单元SW_G开关单元SW_G图1-4 进位控制实验接线图2、进位标志清零。具体操作方法如下：实验板中开关单元中的CLR开关为标志位CY、ZI的清零开关，它为。时（开关向上为1,向下为0） 是清零状态，所以将此开关做1-0-1操作，即可使标志位CY、ZI清零（清零后CY、ZI指示灯亮）。3、用输入单元的二进制数据开关向DR1存入11000001,向DR2存入01000011。具体操作步骤如下:首先使各个控制电平的初始状态为:CLR=1, LDDR1=O, LDDR2=0, ALU_G=1, AR=1, SW_G=1, S3 S2S1 SOMC

19、N=111U1,并将控制台单元的开关SP05打在“NORM”状态,SP06打在“RUN”状态，SP03打在 “STEP”状态，SP04打在“RUN”状态。然后按下图所示步骤进行。LDDR1=(TLDDR2=1 T4= n上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控 制台单元的触动开关START来产生的。4、验证带进位运算及进位锁存功能。进行带进位算术运算：前面的操作已经向DR1、DR2置数，然后关闭数据输入三态门（SW G=l）并 使LDDR2=0,打开ALU输出三态门（ALU_G=O）,使ALU单元的输出结果进入总线，当S3 s2 sl SO M C

20、N 的状态为100101时，数据总线指示灯显示的数据为DR1加DR2加当前进位标志得到的结果。这个结果 是否产生进位，则要使AR=O,然后按动触动开关START,若进位标志灯CY仍然亮，表示无进位；若进 位标志灯CY灭，表示有进位。四、实验结果在本例中DR1为11000001, DR2为01000011,结果为00000100, CY灭，有进位。五、思考题答案1、74LS181能提高运算速度的原因是什么？答：74LS181能提高运算速度的原因是它内部具有并行进位逻辑。2、在定点二进制运算器中，减法运算一般通过什么方式实现？答：在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器来实现。

21、六、提问及解答1、为什么采用并行进位能提高加法器的运算速度？答：串行进位加法器中某位和数的形成，依赖于低位进位信号的产生，而进位信息是从低位元到高 位逐位元产生的，高位求和处于等待进位信号产生的状态，这种等待耗去了一定时间。并行进位中，各位的进位信号与低位进位信号无关，仅与两个参加操作的数有关，由于每位的操作 数是同时给出的，各进位信号儿乎可以同时产生，和数也将随之产生，所以采用并行进位可以提高加法 器的运算速度。1. 3移位运算实验一、实验目的验证移位控制的功能二、实验原理移位运算实验中使用了一片74LS299作为移位发生器，其八位输入/输出端以排针方式和总线单元 连接。299 G信号控制其

22、使能端，T4时序为其时钟脉冲，由SI SO M控制信号控制其功能状态，列表如 下：图1-5移位运算电路原理图表1-3 74LS299功能表299_GS1soM功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数三、实验步骤及注意事项1、按图1-6连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和 控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）信 号单元T4 匚XTS4开关单元算术逻辑单元299_G O输入单元O 299_GSW_G dJO SW_G图1-6移位运算实验接线图2、按照如下步骤用输入单

23、元的二进制数据开关把数据写入74LS299：首先使各个控制电平的初始状态为：299_G=1, SW_G=1, SI SO M =111, CLR= Of 并将控制 台单元的开关SPO5打在“NORM”状态，SP06打在“RUN”状态,SPO3打在“STEP”状态，SP04打在“RUN” 状态。然后按下图所示步骤进行。_ S0=l SW_G=Osi=lSW_G=1上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控 制台单元的触动开关START来产生的。3、参照前面的表格1-3,改变SO SI M 299_6的状态，按动触动开关START,观察移位结果。四、实验

24、结果参照前面的表格1-3,改变SOS1 M299_G的状态，按动触动开关START,观察移位元结果。表 1-3 74LS299 菜单299_GS1soM功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数五、思考题答案1、本实验后的移位发生器是什么？其菜单是什么？答：本实验用到的移位发生器是74LS299,其菜单见表1-3。1. 4乘法器设计实验一、实验目的1、本实验的内容：通过MAX+plusII软件下载程序到实验箱，观察乘法器输出并与理论值比较。2,学生通过本实验熟悉CPLD的应用，掌握4位数组乘法器的设计原理。3、学生应该按实验指

25、导书的要求按时完成实验报告。二、实验原理硬件乘法器常规的设计通常使用“串行移位”和“并行加法”相结合的方法，这种方法的优点是所 需的硬件资源少，但是串行方法速度太慢，不能满足科学技术对高速乘法提出的要求。由于在计算机中 乘法运算大约占全部算术运算的1/3,因此采用高速乘法部件十分必要。随着大规模集成电路的发展， 高速的单元阵列乘法器应运而生，出现了各种形式的阵列乘法器，提供了极快的计算速度。使用CPLD 器件来设计4位阵列乘法器。4位乘4位不带符合的阵列乘法器的逻辑原理如下图1-7。Xa3 b3a2b2al blaO bOa3b0a2b0aibOaObOa3bla2blalblaObla3b2

26、a2b2alb2a0b2a3b3a2b3alb3a0b3P7P6P5p4P3P2plp0图L7阵列乘法器逻辑图依据逻辑图用原理图输入法，把四乘四位不带符合的阵列乘法器设计到CPLD单元芯片MAX7128 中。实验用输入单元的高4位作为b3-bO,低4位作为a3-aO,用输出单元的数码管来显示列阵乘法器的 结果。三、实验步骤及注意事项1、请参照附录3提示安装学习MAX+PLUSII软件。2、光盘中提供设计的阵列乘法器文件打开。接通电源，通过MAX+plusH软件，把对应chengfa文 件中的mult.pof文件用下载电缆下载到实验箱中。3、按图1-8连接实验线路，仔细检查无误后接通电源。（图中

27、箭头表示需要接线的地方，接总线和 控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）4、用输入单元的二进制数据开关把乘数03H与被乘数02H写入寄存器（在CPLD器件）中，然后 把相乘的结果在输出单元显示。具体按照如下步骤，首先使各个控制电平的初始状态为：SW_G=1,CE=1, WE=1, 299_G=L CLR= 1-0-1,并将控制台单元的开关SP05打在“NORM”,开关SP03打在“STEP”， 开关SP04打在“RUN”状态，然后按照卜面框图所示步躲进行操作。卜.面方括号中的控制电平变化要按照从上到下的顺序来进行。注意：按动一下控制台单元大鼠标开关“START，即可在G_

28、CK得到一个正脉冲 5、观察乘法器输出，并与理论值相比较。CE=1WE=1SW_G=129G=1SW_G=1299_G=0CE=OWE=O输入单元SW G四、实验结果用输入单元的二进制数据开关把乘数03H与被乘数02H写入寄存器中，在输出单元显示相乘结果 06Ho五、思考题答案1、如果在乘法器的运算结果发生溢出，那么在输出单元会出现什么现象？答：如果在乘法器的运算结果发生溢出，会使得运算结果在移位元过程中发生丢失，将产生错误。L5内存实验一、实验目的1,掌握静态随机存储器RAM工作特性。2、掌握静态随机存储器RAM的数据读写方法。二、实验原理实验所用的半导体静态存储器电路原理如图9所示，实验中

29、的静态存储器由一片6116 （2KX8） 构成，其数据线接至数据总线，地址由地址锁存器（74LS273）给出。地址灯LI01LI08与地址总线相 连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。D 0 D 7 - A 7AO-=74LS273（AR）D7DO 己=JaTABUS| | JR 2 LD A R3图1-9存储器实验原理图地址总线为8位，接入6116的地址A7A0,将6116的高三位人8人10接地，所以其实际容量为 256字节。6116有三个控制线：CE （片选线）、0E （读线）、WE （写线）。本实验中将0E常接地，在此情 况，当

30、CE=O、WE=O时进行写操作，CE=O、WE=1时进行读操作，其写时间与T3脉冲宽度一致。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元 的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。二、室聆先骤乃洋煮事而一 1、形成时钟脉冲信号T3,具体接线方法和操作步骤如下：（1）将信号源单元中的CLOCK和CK, TS3和T3用排线相连。（2）将信号源单元中的两个二进制开关“SP03”设置为“RUN”状态、“SP04”设置为“RUN”状 态（当“SPO3”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关S

31、TART, 则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状 态时，每按动一次触动开关START,则T3输出一个单脉冲，其脉冲宽度与连续方式相同。）2、按图1-10连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线 和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）信号单元CECH-WEoO CE_R- WE_RDR7 CE_L.DROAR7ARO*O SW_G输入单元O LDAR地址指针单元图1-10存储器实验接线图3、给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、4

32、4、55,具体操作步 骤如下：（以向00号单元写入11为例）首先使各个控制电平的初始状态为：SW_G=1, CE=1, WE=1, LDAR=0, CLR= 1-0-1,并将控制台单元的开关SP05打在“NORM”状态，然后按下图所示步骤进行。图中方括号中的控制电平变化要按照从 上到下的顺序来进行，其中T3的正脉冲是通过按动一次控制台单元的触动开关START来产生的，而WE 的负脉冲则是通过让开关单元的WE开关做1-0-1变化来产生的。SW_G=OLDAR=1T3=-TLSW_G=1LDAR=OSW G=0CE=0WE=U4、依次读出第00、01、02、03、04号单元中的内容，在数据总线单元

33、的指示灯上进行显示，观察r CE=1 q WE=1 SW_G=1-LDAR=1SW_G=0T3= -FLSW_G=1LDAR=0 CE=0其中AR的值在地址总线单元的指示灯上显示，RAM相应单元的值在数据总线单元的指示灯上显示。四、实验结果地址0000000000000001000000100000001100000100存储 资料0001000100100010001100110100010001010101五、思考题答案1、静态内存是靠什么存储信息？动态内存又是靠什么存储信息的？答：SRAM靠触发器存储信息，DRAM则是靠栅极电容存储信息。2、静态内存和动态内存的优缺点？答：SRAM比DR

34、AM速度快，但SRAM的集成度不如DRAM高，它们共同的缺点是掉电后不能保存信息。六、提问及解答1、为什么在内存芯片中设置片选输入端？答：由于一块集成芯片的容量有限，要组成一个大容量的内存，往往需要将多块芯片连接起来使用， 这就存在某个位址需要用到某些芯片，而其它芯片暂时不用的问题，这就是所谓片选。只有片选信号 (/CS)有效时，该芯片才被选中，此片所连的地址线才有效，才能对它进行读或写操作。而读或写(R/W) 操作是由CPU发出读命令或写命令来控制的。1. 6总线控制实验一、实验目的1、理解总线的概念及其特性。2、掌握总线传输控制特性。二、实验原理总线是多个系统部件之间进行数据传送的公共通路

35、，是构成计算机系统的骨架。借助总线连接，计 算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部 件服务的一组公用信息线。总线传输实验框图如图1-11所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出 设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信 息传输。数据总线图LU总线示意图三、实验步骤及注意事项1、根据挂在总线上的几个基本部件，设计一个简单的流程：(1)输入设备将一个数写入地址寄存器。(2)输入设备将另一个数写入到存储器的当前地址单元中。(3)将存储器当前地址单元中的数用LED数码管显示。2、按

36、照图上12实验接线图进行连线，仔细检查无误后，接通电源。(图中箭头表示需要接线的地 方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分)港池建猫泌培海罐祥津近B3,具体操作步骤图示如下：首先使各个控制电平的初始状态为：SW_G=1, CE=1, WE=1, LDAR=O, 299_G (LED_G)=1, PC_G (WE) =1, CLR= Of,并将控制台单元的开关SPO5打在“NORM”状态，然后按下图所示步彝 进行。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中LDAR的正脉冲是通过让开 关单元的LDAR开关做0-1-0变化来产生的，而WE和PC_G (

37、WE)的负脉冲则是通过让开关单元 的WE和PC_G开关做1-0-1变化来产生的。SW_G=OLDAR=nSW_G=OCE=OWE=1,TCE=1SW_G=1- CE=O -299_G(LED_G)=0PC_G(WE)=r完成上述操作后，在输出单元的数码管上观察结果。四、思考题答案1、什么是总线？总线控制的方式有哪些？答：总线就是指能为多个功能部件服务的一组公用信息线。总线控制的方式有串行链接方式，计数 器定时查询方式，独立请求方式。2、画出单总线结构示意图。答：单总线结构示意图数据总线五、提问及解答1、判别总线使用权的优先级别有几种方法？各有什么特点？答：串行链接方式，特点：采用硬接线逻辑，将

38、各部件扣链在总线响应在线，优先级周定，有较高 的实时I可应性。定时查询方式，特点：方便改变优先次序，通过增加线数换取的。独立请求方式，特点：响应时间快，不必一个设备一个设备地查询，优先次序控制灵活，既可以采 用优先级固定法，也可以通过程序改变优先次序；还可通过屏蔽某个请求，以禁止相应的部件使用总线, 通过增加线数换取的。1.7时序实验一、实验目的1、掌握时序产生器的组成原理和设计思想，提高对基本逻辑部件的分析和设计能力。2、观察、分析和测量实验箱的控制时序，提高实际动手能力。3、增加对系统时序的理解，进一步深化理解计算机的工作原理。二、实验原理实验所用的时序电路原理如图1-13示，可产生4个相

39、位等间隔的时序信号TSITS4,其中CK为 时钟信号，由实验台右上方的方波信号源提供，可产生频率可调的方波信号。实验者可自行选择方波信 号的频率（通过调节电位器RW1）为了便于控制程序的运行，时序电路发生器设置了一个启停控制触 发器，使TS1 TS4信号输出可控。图中STEP （单步）、STOP （停机）分别是来自实验板信号源单元二 进制开关SPO3, SP04的状态。START信号来自实验板控制台单元的一个微动开关START的按键信号。 当SP03、SP04开关状态都为RUN时，一旦按下启动键，运行触发器一直处于“1”状态，即原理图中 P17一直为“1”，因此时序信号TSITS4将周而复始地

40、发送出去。当SP03为1 （STEP）时，一旦接下 启动键，机器便处于单步运行状态。此时只发送一个微指令周期的时序信号就停机。s gas ggCLR图1-13时序电路原理图三、实验步骤及注意事项1、首先按照图1-14进行接线用8芯鳄鱼夹线将输出信号引入示波器的输入通道。将SP03和SP04 开关的状态均设为RUN”状态，按动START触动开关，时序信号TSITS4将周而复始地发送出去。2、联机并用联机软件的示波器功能来观察输出波形，这时用联机软件的示波器功能就可以观察到时 序信号，将该信号与图1-15示波形对比（软件的具体使用方法见附录2中的软件操作说明）。通过调 节RW1可以使输出波形的频率

41、在100Hz到300Hz之间变化。（注意：开关单元的拨位开关CLK置为高电 平，若采样有失真时请把采样频率调高一些。）信号单元四、实验结果 联机软件的示波器观察到的输出波形:五、思考题答案1、在示波器上如何确定工作脉冲的先后关系？答：在示波器上通过确定参照点来确定工作脉冲的先后顺序。六、提问及解答1、计算机为什么要设置时序系统？答：计算机的操作都有一定的严格的次序，而且一个操作在什么时候执行，执行多长时间也有严格 的规定，不能有任何的差错。不仅次序有规定，而且什么时候送操作数、什么时刻送加法指令、什么时 刻送出结果也有规定。因此，需要引入时序系统。1. 8微程控器的组成与微程序设计实验一、实验目的1、掌握微程序控制器的组成原理。2、掌握微程序的编制、写入，观察微程序的运行。3、为整机实验打好基础。二、实验原理实验所用的时序电路原理可以参考时序实验。由于时序电路的内部线路已经连好（时序电路的CLR 已接到实验板中下方的CLR清零开关上），所以只需将时序电路与方波信号源连接即可。1、微程序控制电路微程序控制器的组成见图