计算机组成原理参考答案(15页).doc

《计算机组成原理参考答案(15页).doc》由会员分享，可在线阅读，更多相关《计算机组成原理参考答案(15页).doc（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-第 1 页计算机组成原理计算机组成原理参考答案参考答案-第 2 页红色标记为找到了的参考答案红色标记为找到了的参考答案，问答题比较问答题比较全，绿色标记为个人做的，仅供参考！全，绿色标记为个人做的，仅供参考！第一章 计算机系统概述1.目前的计算机中，代码形式是_。A指令以二进制形式存放，数据以十进制形式存放B指令以十进制形式存放，数据以二进制形式存放C指令和数据都以二进制形式存放D指令和数据都以十进制形式存放2.完整的计算机系统应包括_。A.运算器、存储器、控制器B.外部设备和主机C.主机和实用程序D.配套的硬件设备和软件系统3.目前我们所说的个人台式商用机属于_。A.巨型机B.中型机C.小

2、型机D.微型机4.Intel80486 是 32 位微处理器，Pentium 是_位微处理器。5.下列_属于应用软件。A.操作系统B.编译系统C.连接程序D.文本处理6.目前的计算机，从原理上讲_。A.指令以二进制形式存放，数据以十进制形式存放B.指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放7.计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是_。A.巴贝奇B.冯.诺依曼C.帕斯卡D.贝尔8.通常划分计算机发展时代是以（）为标准A.所用的电子器件B.运算速度C.计算机结构D.所有语言

3、9.到目前为止，计算机中所有的信息任以二进制方式表示的理由是（）A.节约原件B.运算速度快C.由物理器件的性能决定D.信息处理方便10.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元11.计算机系统层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。层次之间的依存关系为（）A.上下层都无关B.上一层实现对下一层的功能扩展，而下一层与上一层无关C.上一层实现对下一层的功能扩展，而下一层是实现上一层的基础-第 3 页D.上一层与

4、下一层无关，而下一层是实现上一层的基础12.指令流通常是（）A.从主存流向控制器B.从控制器流向主存C.从控制器流向控制器D.从主存流向主存13.以下叙述中正确的是（）A.寄存器的设置对汇编语言程序是透明的B.实际应用程序的预测结果能够全面代表计算机的性能C.系列机的基本特征是指令系统向后兼容D.软件和硬件在逻辑功能上是等价的14.存储 A._程序_并按 B._地址_顺序执行,这是冯诺依曼型计算机的工作原理。15.有一台 40MHz 的处理器执行标准测试程序，它包含的混合指令数和响应所需的时钟周期见表 1-1.求有效的 CPI、MIPS 速率和程序的执行时间（I 为程序执行的条数）指令类型指令

5、类型CPI指令混合比指令混合比算术和逻辑160%高速缓存命中的访存218%转移412%高速缓存失败的访存810%1616.两台计算机两台计算机 A A 和和 B B 采用不同主频的采用不同主频的 CPUCPU，而片内逻辑电路相同。，而片内逻辑电路相同。（1 1）若）若 A A 机的主频为机的主频为 8MHz8MHz，B B 机为机为 12MHz12MHz，则两机的，则两机的 CPUCPU 时钟周期各为多少？时钟周期各为多少？（2 2）如果）如果 A A 机的平均指令执行速度为机的平均指令执行速度为 0.4MIPS0.4MIPS，那么，那么 A A 机的平均指令执行时间是多少？机的平均指令执行时

6、间是多少？（3 3）B B 机的平均指令执行速度机的平均指令执行速度 MIPSMIPS 是多少？是多少？第二章 数据的表示和运算1.算术右移指令执行的操作是_。A符号位填 0，并顺次右移 1 位，最低位移至进位标志位B符号位不变，并顺次右移 1 位，最低位移至进位标志位C进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位D符号位填 1，并顺次右移 1 位，最低位移至进位标志位2.定点 16 位字长的字，采用 2 的补码形式表示时，一个字所能表示的整数范围是_。A-215215-1B-215-1215-1C-215+1215D-2152153.设寄存器位数为 8 位，机器数采用补码形式

7、（一位符号位），对应于十进制数-27，寄存器内为_。A（27）16B（9B）16C（E5）16D（5A）164.机器数_中,零的表示形式是唯一的。A.原码B.补码-第 4 页C.移码D.反码5.已知 X-1/2 成立。x1必须为 1，x2x3x4至少有一个为 1x1必须为 1，x2x3x4任意x1必须为 0，x2x3x4至少有一个为 1x1必须为 0，x2x3x4任意7.（2000）10化成十六进制数是_。A（7CD）16B。（7D0）16C。（7E0）16D。（7FO）168.用 32 位字长（其中 1 位符号位）表示定点小数时，所能表示的数值范围是_。A.0N|1-2-32B.0N|1-2

8、-31C.0N|1-2-30D.0N|1-2-299.下列数中最小的数为_。A.（101001）2B.（52）8C.（101001）BCDD.（233）1610.下列数中最大的数是_。A（10011001）2B。（227）8C。（98）16D。（152）1011._表示法主要用于表示浮点数中的阶码。A.原码B.补码C.反码D.移码12.在小型或微型计算机里，普遍采用的字符编码是_。A.BCD 码B.16 进制C.格雷码D.ASC码13.下列有关运算器的描述中，_是正确的。A.只做算术运算，不做逻辑运算B.只做加法C.能暂时存放运算结果D.既做算术运算，又做逻辑运算14、用 1 位奇偶效验能检测

9、出 1 位主存错误的百分比为（）A.0%B.100%C.50%D.无法计算15.在 CRC 中，接收端检测出某一位数据错误后，纠正的方法是（）A.请求重发B.删除数据C.通过余数值自行纠正D.以上均可16.“春”字的机内码为 B4BAH，由此可以推算他在 GB2312-80 国家标准中所在的区号是（）A.19 区B.20 区C.3 区D.35 区17.在大量数据传送中常用且有效的检验法是（）A.海明码B.偶校验C.奇校验D.CRC 校验18、如果某单精度浮点数、某原码、某补码、某移码的 32 位机器数均为 0 xF0000000。这些数从大到小的顺序是（）。A.浮原补移B.浮移补原C.移原补浮

10、D.移补原浮19.计算机在进行浮点数的加减运算之前先进行对阶操作，若 x 的阶码大于 y 的阶码，则应将（）。A.x 的阶码缩小至与 y 的阶码相同，且使 x 的尾数部分进行算术左移B.x 的阶码缩小至与 y 的阶码相同，且使 x 的尾数部分进行算术右移C.y 的阶码扩大至与 x 的阶码相同，且使 y 的尾数部分进行算术左移D.y 的阶码扩大至与 x 的阶码相同，且使 y 的尾数部分进行算术右移20.移码表示法主要用于表示浮点数的 A._阶_码，以利于比较两个 B._指_数的大小和进行 C._对阶_操作。21.按 IEEE754 标准，一个浮点数由 A._数符 S_、B._阶码 E_、C._尾

11、数 m_三-第 5 页个域组成。22.汉字的 A._输入码_、B._机内码_、C._字模码_是计算机用于汉字输入、内部处理、输出三种不同用途的编码。23.运算器的两个主要功能是：A._逻辑运算_，B._算术运算_。24.一个定点数由 A._符号位_和 B._数值位_两部分组成。25.25.已知：已知：X=0.1011,Y=X=0.1011,Y=0.0101,0.0101,求求X/2X/2补补,X/4,X/4补补 XX补补及及Y/2Y/2补补,Y/4,Y/4补补 YY补补以及以及 CRC、海明码、原码 1 位乘法、补码一位乘法的求解解：解：XX补补=0.10110.1011X/2X/2补补=0.

12、010110.01011X/4X/4补补=0.0010110.001011 XX补补=1.01011.0101YY补补=1.10111.1011Y/2Y/2补补=1.110111.11011Y/4Y/4补补=1.1110111.111011 YY补补=0.01010.0101第三章 存储系统的层次结构1.计算机的存储器系统是指_。ARAM 存储器BROM 存储器C主存储器D主存储器和外存储器2.常用的虚拟存储系统由_两级存储器组成。A主存辅存B快存主存C快存辅存D通用寄存器主存3.某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是_。A0 4MBB0 2MBC0 2MD

13、0 1M4.存储器是计算机系统中的记忆设备,它主要用来_。A.存放数据B.存放程序C.存放数据和程序D.存放微程序5.某计算机的字长 16 位,它的存储容量是 64K,若按字编址,那么它的寻址范围是_。A.064KB.032KC.064KBD.032KB6.双端口存储器所以能高速进行读写，是因为采用_。A高速芯片B两套相互独立的读写电路C流水技术D新型器件7.一个 256KB 的 DRAM 芯片，其地址线和数据线总和为A16B18C26D308.EPROM 是指_。A.读写存储器B.只读存储器C.可编程的只读存储器D.光擦除可编程的只读存储器9.在主存和 CPU 之间增加 cache 存储器的

14、目的是_。A.增加内存容量B.提高内存可靠性C.解决 CPU 和主存之间的速度匹配问题D.增加内存容量，同时加快存取速度10.某单片机的系统程序，不允许用户在执行时改变，则可以选用_作为存储芯片。A.SRAMB.闪速存储器C.cacheD.辅助存储器11.下列各类存储器中，不采用随机存取方式的是（）。A.EPROMB.CD-ROM 光盘，串行存取方式 C.DRAMD.SRAM12.主存储器速度的表示中，存取时间（Ta）和存取周期（Tc）的关系表述正确的是（）。A.Ta TcB.Ta Tc 或者 Ta Tc，根据不同存取方式和存取对象而定13.若某存储器存储周期为 250ns，每次读出 16 位

15、，则该存储器的数据传输率是（）。A.4*106B/s B.4MB/sC.8*106B/s D.8MB/s解：计算的是存储器的带宽，每个存储周期读出 16 bit=2B，故而数据传输率是 2B/(25010-9 s)，即 8106B/s。本题中 8MB/s 是 810241024 B/s-第 6 页14.某一 SRAM 芯片，其容量为 1024*8 位，除电源和接地线外，该芯片的引脚的最小数目为（）。A.21B.22C.23D.24【A】芯片容量为 10248 位，说明芯片容量为 1024 B，且以字节为单位存取。也就是说地址线数要 10 位。而数据线要 8 bit 来传输 1 字节。加上片选线

16、和读/写控制线（读控制为RD 或 OE），故而为 10+8+1+1+1=21 根线15.DRAM 的刷新是以（）为单位的。A.存储单元 B.行C.列D.存储字16.下列有关 RAM 和 ROM 的叙述中，正确的是（）。.RAM 是易失性存储器，ROM 是非易失型存储器.RAM 和 ROM 都是采用随机存取的方式进行信息访问.RAM 和 ROM 都可用做 Cache.RAM 和 ROM 都需要刷新A.仅和B.仅和C.仅和和 D.仅和和【A】一般 Cache 采用高速的 SRAM 制作，比 ROM 速度快很多，因此 III 是错误的，用排除法即可选 A。RAM 需要刷新，而 ROM 不需要刷新。1

17、7.在存储器芯片中，地址译码采用双译码方式是为了（）。A.扩大寻址范围B.减少存储单元数目C.增加存储单元数目D.减少存储单元选通线数目18.下列关于闪存（FlashMemory）的叙述中，错误的是（）。A.信息可读可写，并且读、写速度一样B.存储元由 MOS 管组成，是一种半导体存储器C.掉电后信息不丢失，是一种非易失性存储器D.采用随机访问方式，可替代计算机外部存储器19.某计算机存储器按字节编址，主存地址空间大小为 64MB，现用 4M*8 位的 RAM 芯片组成32MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是（）。A.22 位 B.23 位C.25 位D.26 位按字节编

18、址，64MB 的主存地址空间，故而 MAR 的寻址范围是 64M，故而是 26 位。而实际的主存的空间不能代表 MAR 的位数20.若内存地址区间为 4000H43FFH，每个存储单元可存储 16 位二进制数，该内存区域用 4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。A.512*16bitB.256*8bit C.256*16bitD.1024*8bit【C】43FF-4000+1=400H，即内存区域为 1K 个单元，总容量为 1K16。现有 4 片存储芯片构成，则芯片容量为 25616bit21.假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 10

19、00 次，其中访问 Cache 缺失（未命中）50 次，则 Cache 的命中率是（）。A.5%B.9.5%C.50%D.95%【D】命中率=Cache 命中的次数/所有访问次数，有了这个公式这道题就很容易计算出答案。要注意的一点是仔细审题，题中说的是缺失 50 次，而不是命中 50 次。仔细审题是做对题的第一步22.闪速存储器能提供高性能、低功耗、高可靠性以及 A._瞬间启动_能力，因此作为B._固态盘_用于便携式电脑中。23.主存储器的性能指标主要是 A._存储容量_、B._存储时间_、存储周期和存储-第 7 页器带宽。24.CPU 能直接访问 A._cache_和 B._主存_,但不能直

20、接访问磁盘和光盘。25.广泛使用的 A._SRAM_和 B._DRAM_都是半导体随机读写存储器，前者的速度比后者快，但集成度不如后者高。它们共同的缺点是 C._断电后不能保存信息_。26.26.什么是闪速存储器？它有哪些特点？什么是闪速存储器？它有哪些特点？解解：闪速存储器是高密度闪速存储器是高密度、非易失性的读非易失性的读/写半导体存储器写半导体存储器。从原理上看从原理上看，它属于它属于 ROMROM 型存型存储器储器，但是它又可随机改写信息但是它又可随机改写信息；从功能上看从功能上看，它又相当于它又相当于 RAMRAM，所以传统所以传统 ROMROM 与与 RAMRAM 的定的定义和划分

21、已失去意义。因而它是一种全新的存储器技术。义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点闪速存储器的特点：（1 1）固有的非易失性）固有的非易失性，（2 2）廉价的高密度）廉价的高密度，（3 3）可直接执行）可直接执行，（4 4）固）固态性能态性能。27.27.存储器容量存储器容量为为 3 32 2 字字，字字长长 6 64 4 位位，模块模块数数 m m=8 8，用交叉方式进行组织用交叉方式进行组织。存储周存储周期期 T T=200ns,200ns,数据总线宽度为数据总线宽度为 6464 位，总线传输周期位，总线传输周期=50ns50ns。问该存储器的带宽是多少？。问该存

22、储器的带宽是多少？解：连续读出解：连续读出 m=8m=8 个字的信息量是：个字的信息量是：q q=6464 位位8 8=512512 位位连续读出连续读出 8 8 个字所需的时间是：个字所需的时间是：t t=T T+（m m 1 1）=200200+7 75050=5.55.51010-7-7s s交叉存储器的带宽是交叉存储器的带宽是:W W=q/tq/t=512/512/（5.55.51010-7-7s s）939310107 7位位/s/s28.28.有一个有一个 1024K1024K3232 位的存储器，由位的存储器，由 128K128K8 8 位的位的 DRAMDRAM 构成。构成。问

23、问：（1 1）总共需要多少）总共需要多少 DRAMDRAM 芯片芯片（2 2）采用异步刷新，如果单元刷新间隔不超过）采用异步刷新，如果单元刷新间隔不超过 8ms8ms，则刷新信号周期是多少？，则刷新信号周期是多少？解解：（1 1）DRAMDRAM 芯片容量为芯片容量为 128K128K8 8 位位=128KB128KB存储器容量为存储器容量为 1024K1024K3232 位位=1024K1024K4B4B=4096KB=4096KB所需芯片数所需芯片数 4096KB4096KB128KB128KB=3232 片片（2 2）对于对于 128K128K8 8 位的位的 DRAMDRAM 片子片子

24、，选择一行地址进行刷新选择一行地址进行刷新，取刷新地址取刷新地址 A8A8A0A0，则则 8m8ms s内进行内进行 512512 个周期的刷新。按此周期数，个周期的刷新。按此周期数，51251240964096=128KB128KB，对一行上的，对一行上的 40964096 个个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 8ms8ms512512=15.615.6s s29.29.提高存储器速度可采用哪些措施，请说出至少五种措施。提高存储器速度可采用哪些措施，请说出至少五种措施。答答：采用采用 cachecache；采用高速器件采

25、用高速器件；采用多体交叉存储器采用多体交叉存储器；采用双端口存储器采用双端口存储器；采采用相联存储器；用相联存储器；加长存储器字长。加长存储器字长。30.30.用用 16k16k8 8 位位的的 SRASRAM M 芯片构芯片构成成 64K64K1 16 6 位的存储器位的存储器，要求画出该存储器的组成逻辑框图要求画出该存储器的组成逻辑框图。答：存储器容量为答：存储器容量为 64K64K1616 位，其地址线为位，其地址线为 1616 位（位（A A1515A A0 0），数据线也是，数据线也是 1616 位（位（D D1515D D0 0）SRAMSRAM 芯片容量为芯片容量为 16K16K

26、8 8 位，其地址线为位，其地址线为 1414 位，数据线为位，数据线为 8 8 位，因此组成存储器时须位，因此组成存储器时须字位同时扩展字位同时扩展。字扩展采用字扩展采用 2 2：4 4 译码器译码器，以以 16K16K 为一个模块为一个模块，共共 4 4 个模块个模块。位扩展采位扩展采用两片串接。用两片串接。图图 C1.1C1.131.用 64K*1 位的 DRAM 芯片构成 256k*8 位的存储器，假定芯片内部只有一个位平面。回大如下问题：（1）计算所需芯片数（2）采用异步刷新方式，如每单元刷新间隔不超过 2ms，则刷新信号周期是多少？（3）如采用集中刷新方式，存储器刷新一次需要用多少

27、读/写周期？第四章 指令系统1.用于对某个存储器中操作数的寻址方式称为_寻址。A.直接B.间接C.寄存器直接D.寄存器间接-第 8 页2.程序控制类指令的功能_。A.进行算术运算和逻辑运算B.进行主存和 CPU 之间的数据传送C.进行 CPU 和 I/O 设备之间的数据传送D.改变程序执行的顺序3.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用_。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式4.指令系统中采用不同寻址方式的目的是（）。A.提供扩展操作码的可能并降低指令译码难度B.可缩短指令字长，扩大寻址空间，提高编程的灵活性C.实现程序控制D.三

28、者都正确5.某机器指令字长为 16 位，主存按字节编址，取指令时，每取一个字节 PC 自动加 1。当前指令地址为 2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址为 40H。那么取指令后及指令执行后 PC 内容为（）。A.2000H，2042HB.2002H，2040HC.2002H，2042HD.2000H，2040H6.在指令的地址字段中，直接指出操作数本身的寻址方式，称为_。A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址7.下列关于说法中，错误的是（）。A.普遍采用微程序控制器B.大多数指令在一个时钟周期内完成C.的内部通用寄存器数量相对多D.的指令数、寻址方式和指令

29、合适种类相对于少8.假设寄存器 R 中的数值为 200，主存地址为 200 和300 的地址单元中存放的内容分别为 300和 400，则（）方式下访问到的操作数为 200。A.直接寻址 200B.寄存器间接寻址（R）C.存储器间接寻址（200）D.寄存器寻址 R9.指令格式是指令用 A._二进制代码_表示的结构形式,通常格式中由操作码字段和 B._地址码_字段组成。10.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于 A._程序控制_类指令，11.这类指令在指令格式中所表示的地址不是 B._操作数_的地址，而是 C._下一条指令_的地址。RISC 机器一定是 A._流水_CPU,

30、但后者不一定是 RISC 机器,奔腾机属于 B._CISC_机器。12.堆栈是一种特殊的 A._数据_寻址方式，它采用 B._先进后出_原理。按构造不同，分为寄存器堆栈和 C._存储器_堆栈。13.13.若机器字长若机器字长 3636 位，采用三地址格式访存指令，共完成位，采用三地址格式访存指令，共完成 5454 种操作，操作数可在种操作，操作数可在 1K1K 地址地址范围内寻找，画出该机器的指令格式。范围内寻找，画出该机器的指令格式。答：操作码需用答：操作码需用 6 6 位，操作数地址码需用位，操作数地址码需用 1010 位。格式如下位。格式如下6 6101010101010-第 9 页OP

31、OPD D1 1D D2 2D D3 3OP:OP:操作码操作码 6 6 位位D D1 1：第一操作数地址，：第一操作数地址，1010 位位D D2 2：第二操作数地址，：第二操作数地址，1010 位位D D3 3：第三操作数地址，：第三操作数地址，1010 位位14.14.用用 16k16k8 8 位位的的 SRASRAM M 芯片构芯片构成成 64K64K1 16 6 位的存储器位的存储器，要求画出该存储器的组成逻辑框图要求画出该存储器的组成逻辑框图。答：存储器容量为答：存储器容量为 64K64K1616 位，其地址线为位，其地址线为 1616 位（位（A A1515A A0 0），数据线

32、也是，数据线也是 1616 位（位（D D1515D D0 0）SRAMSRAM 芯片容量为芯片容量为 16K16K8 8 位，其地址线为位，其地址线为 1414 位，数据线为位，数据线为 8 8 位，因此组成存储器时须位，因此组成存储器时须字位同时扩展字位同时扩展。字扩展采用字扩展采用 2 2：4 4 译码器译码器，以以 16K16K 为一个模块为一个模块，共共 4 4 个模块个模块。位扩展采位扩展采用两片串接。用两片串接。图图 C1.1C1.115.15.指令格式结构如下所示，试分析指令格式特点。指令格式结构如下所示，试分析指令格式特点。1512119865320OP寻址方式寄存器寻址方式

33、寄存器源地址目标地址答答：（1 1）OPOP 字段指定字段指定 1616 种操作种操作（2 2）单字长二地址指令）单字长二地址指令（3 3）每个操作数可以指定）每个操作数可以指定 8 8 种寻址方式种寻址方式（4 4）操作数可以是）操作数可以是 RRRR 型、型、RSRS 型、型、SSSS 型型16.16.若机器字长若机器字长 3636 位，采用三地址格式访存指令，共完成位，采用三地址格式访存指令，共完成 5454 种操作，操作数可在种操作，操作数可在 1K1K 地址地址范围内寻找，画出该机器的指令格式。范围内寻找，画出该机器的指令格式。答：操作码需用答：操作码需用 6 6 位，操作数地址码需

34、用位，操作数地址码需用 1010 位。格式如下位。格式如下6 6101010101010OPOPD D1 1D D2 2D D3 3OP:OP:操作码操作码 6 6 位位D D1 1：第一操作数地址，：第一操作数地址，1010 位位D D2 2：第二操作数地址，：第二操作数地址，1010 位位D D3 3：第三操作数地址，：第三操作数地址，1010 位位第五章 中央处理器1.为了便于实现多级中断，保存现场信息最有效的方式是采用_。A.通用寄存器B.堆栈C.存储器D.外存2.描述流水 CPU 基本概念中，正确表述的句子是_。A.流水 CPU 是以空间并行性为原理构造的处理器B.流水 CPU 一定

35、是 RISC 机器C.流水 CPU 一定是多媒体 CPUD.流水 CPU 是一种非常经济而实用的时间并行技术3.由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期通常用_来规定。A主存中读取一个指令字的最短时间B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间D主存中取一个数据字的平均时间4.微程序控制器中，机器指令与微指令的关系是_。A每一条机器指令由一般微指令编成的微程序来解释执行B每一条机器指令由一条微指令来执行-第 10 页C一段机器指令组成的程序可由一条微指令来执行D一条微指令由若干条机器指令组成5.指令周期是指_。ACPU 从主存取

36、出一条指令的时间BCPU 执行一条指令的时间CCPU 从主存取出一条指令加上执行这条指令的时间D时钟周期时间6.中断向量地址是_。A子程序入口地址B中断服务例行程序入口地址C中断服务例行程序入口地址的指示器D中断返回地址7.CPU 主要包括_。A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制器、ALU 和主存1.下列寄存器中，汇编语言程序员可见的是（）A.存储器地址寄存器(MAR)B.程序计数器(PC)C.存储区数据寄存器(MDR)D.指令寄存器(IR)5.在一条无条件跳转指令的指令周期内，PC 的值被修改（）次A.1B.2C.3D.无法确定7.以下关于计算机系统中的概念，正确

37、的是（）。.CPU 中不包含地址译码器.CPU 中程序计数器中存放的是操作数地址.CPU 中决定指令执行顺序的是程序计数器.在 CPU 中状态寄存器对用户是完全透明的A.、B.、C.、D.、8.计算机工作的最小时间周期是（）。A.时钟周期B.指令周期C.CPU 周期D.工作脉冲9.由于 CPU内部操作速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由（）来确定。A.指令周期B.存取周期C.间址周期D.中断周期10.计算机的执行速度与（）有关。A.主频B.主频、平均机器周期C.主频、平均机器周期和平均指令周期D.都不对11.硬布线控制器与微程序控制器相比（）。A.硬布线控制器的时序系

38、统比较简单B.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单12.微程序控制器中，控制部件向执行部件发出的某个控制信号称（）A微程序-第 11 页B微指令C微操作D微命令13.下列描述流水 CPU 基本概念正确的句子是（）。A.流水 CPU 是以空间并行性为原理构造的处理器B.流水 CPU 一定是 RISC 机器C.流水 CPU 一定是多媒体 CPUD.流水 CPU 是一种非常经济而实用的时间并行技术14.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是

39、 90ns、80ns、70ns 和 60ns，则该计算机的 CPU 时钟周期至少是（）。A90nsB.80nsC.70nsD.60ns15.15.说明指令周期、机器周期、时钟周期之间的关系。说明指令周期、机器周期、时钟周期之间的关系。答答：指令周期是指取出并执行一条指令的时间指令周期是指取出并执行一条指令的时间，指令周期常常用若干个指令周期常常用若干个 CPUCPU 周期数来表示周期数来表示；CPCPU U周期也称为机器周期周期也称为机器周期；而一而一个个CPCPU U周期又包含若干个时钟周期周期又包含若干个时钟周期（也称节拍脉冲也称节拍脉冲或或T T周期周期）。16.16.CPUCPU 结构

40、如图所示，其中一个累加寄存器结构如图所示，其中一个累加寄存器 ACAC，一个状态条件寄存器和其它四个寄存器，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。各部分之间的连线表示数据通路，箭头表示信息传送方向。(1)(1)标明图中四个寄存器的名称。标明图中四个寄存器的名称。(2)(2)简述指令从主存取到控制器的数据通路。简述指令从主存取到控制器的数据通路。(3)(3)数 据 在 运 算 器 和 主 存 之 间 进 行 存数 据 在 运 算 器 和 主 存 之 间 进 行 存/取 访 问 的 数 据 通 路。取 访 问 的 数 据 通 路。答答：（1 1）a

41、 a 为数据缓冲寄存器为数据缓冲寄存器 DRDR，b b 为指令寄存器为指令寄存器 IRIR，c c 为主存地址寄存器为主存地址寄存器 ARAR，d d 为程序计为程序计数器数器 PCPC；（2 2）PCPCARAR主存主存 缓冲寄存器缓冲寄存器 DRDR 指令寄存器指令寄存器 IRIR 操作控制器操作控制器（3 3）存储器读：）存储器读：M M DRDR ALUALU ACAC存储器写：存储器写：ACAC DRDR M M17.17.举出三种中断向量产生的方法。举出三种中断向量产生的方法。答答：（1 1）由编码电路直接产生）由编码电路直接产生；（2 2）由硬件产生一个）由硬件产生一个“偏移量

42、偏移量”再加上再加上 CPUCPU 某寄存器里存某寄存器里存-第 12 页放的基地址放的基地址；（3 3）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令通过转移指令可以转入设备各自的中断服务程序入口。存放的是转移指令通过转移指令可以转入设备各自的中断服务程序入口。18.18.用时空图法证明流水用时空图法证明流水 CPUCPU 比非流水比非流水 CPUCPU 具有更高的吞吐率。具有更高的吞吐率。解：解：S1S2S3S4入入(a)指令周期流程指令周期流程图图 C4.1时空图法时空图法：假设指令周期包含四

43、个子过程假设指令周期包含四个子过程：取指令取指令（IFIF）、指令译码指令译码（IDID）、执行运算执行运算（EXEX）、结果写回（、结果写回（WBWB），每个子过程称为过程段（，每个子过程称为过程段（S Si i），这样，一个流水线由一系列串连的，这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。图图 C4.C4.1 1（b b）表示非流水表示非流水 CPUCPU 的时空图的时空图。由于上一条指令的四个子过程全部执行完毕后由于上一条指令的四个子过程全部执行完毕后才能开始下一条指

44、令，因此每隔才能开始下一条指令，因此每隔 4 4 个单位时间才有一个输出结果，即一条指令执行结束。个单位时间才有一个输出结果，即一条指令执行结束。图图 C4.C4.1 1（c c）表示流水表示流水 CPUCPU 的时空图的时空图。由于上一条指令与下一条指令的四个过程在时间由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。一条指令。比较后发现比较后发现：流水流水 CPUCPU 在八个单位时间中执行了在八个单位时间中执行了 5 5 条指令条指

45、令，而非流水而非流水 CPUCPU 仅执行仅执行 2 2 条条指令，因此流水指令，因此流水 CPUCPU 具有更强大的数据吞吐能力。具有更强大的数据吞吐能力。19.19.指令和数据均存放在内存中，指令和数据均存放在内存中，CPUCPU 如何从时间和空间上区分它们是指令还是数据？如何从时间和空间上区分它们是指令还是数据？答：从时间上讲，取指令时间发生在答：从时间上讲，取指令时间发生在“取指周期取指周期”，取数据事件发生在，取数据事件发生在“执行周期执行周期”。从空。从空间上讲间上讲，从内存读出指令流流向控制器从内存读出指令流流向控制器（指令寄存器指令寄存器），从内存读出数据流流向运算器从内存读出

46、数据流流向运算器（通通用寄存器用寄存器）。20.CPU20.CPU 响应中断应具备哪些条件？响应中断应具备哪些条件？解解：(1)在在 CPU 内部设置的中断屏蔽触发器必须是开放的。内部设置的中断屏蔽触发器必须是开放的。(2)(2)外设有中断请求时，中断请求触发器必须处于外设有中断请求时，中断请求触发器必须处于“1 1”状态，保持中断请求信号。状态，保持中断请求信号。(3)(3)外设（接口）中断允许触发器必须为外设（接口）中断允许触发器必须为“1 1”，这样才能把外设中断请求送至，这样才能把外设中断请求送至 CPUCPU。(4)(4)当上述三个条件具备时，当上述三个条件具备时，CPUCPU 在现

47、行指令结束的最后一个状态周期响应中断。在现行指令结束的最后一个状态周期响应中断。答答：四条件四条件：（1 1）有中断请求有中断请求 INTRINTR；（2 2）CPUCPU 允许中断允许中断（IF=1IF=1）；（3 3）无无 DMADMA 请求请求 DMAR;DMAR;（4 4）一条指令执行结束。）一条指令执行结束。第六章 总线1.同步控制是_。A只适用于 CPU 控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令控制时间都相同的方式2.异步控制常用于_作为其主要控制方式。A在单总线结构计算机中访问主存与外围设备时B微型机的 CPU 控制中C组合逻辑控制的 CPU 中

48、D微程序控制器中3.从信息流的传送效率来看，_工作效率最低。A三总线系统吞吐量最强B单总线系统C双总线系统D多总线系统4.系统总线中地址线的功能是_。A.用于选择主存单元地址B.用于选择进行信息传输的设备C.用于选择外存地址D.用于指定主存和 I/O 设备接口电路的地址5.多总线结构的计算机系统采用_方法，对提高系统的吞吐率最有效。A多口存储器B提高主存的速度C交叉编址多模存储器D高速缓冲存储器IFIDEXWB-第 13 页6.在总线上，同一时刻（）。A.只能有一个主设备控制总线传输操作B.只能有一个从设备控制总线传输操作C.只能有一个主设备和一个从设备控制总线传输操作D.可能有多个主设备控制

49、总线传输操作7.系统总线是用来连接（）。A.寄存器和运算器部件B.运算器和控制器部件C.CPU、主存和外部设备D.接口和外部设备8.在某计算机系统中，各个主设备得到总线使用权的机会基本相等，则该系统采用的总线判优控制方式可能是（）。.链路查询方式.计数器定时查询方式.独立请求方式A.只能，其余都不可能B.和都有可能，不可能C.只能，其余都不可能D.、都有可能9.下列选项中的英文缩写均为总线标准的是（）A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express10.下列总线标准中是串行总线的

50、是（）A.PCIB.USBC.EISAD.ISA11.下列不属于计算机局部总线的是（）。A.VESA B.PCIC.AGPD.ISA 系统总线12.下列关于 USB 总线特征的描述中，错误的是（）A.可实现外设的即插即用和热插拔B.可通过级联方式连接多级外设C.是一种通信总线，可连接不同外设D.同时可传输 2 位数据，数据传输率高13.为了解决多个A._主设备_同时竞争总线B._控制权_，必须具有C.总线仲裁_部件。14.14.总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步画出读数据的同步时序图。时序图。答