微型计算机接口技术讲义与习题精讲(电子教案).docx

《微型计算机接口技术讲义与习题精讲(电子教案).docx》由会员分享，可在线阅读，更多相关《微型计算机接口技术讲义与习题精讲(电子教案).docx（97页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第一章微型计算机概述1.1微型计算机的特点和发展一、分类：电子计算机通常按体积、性能和价格分类为：巨型机,大型机,中型机，小型机和微型机五类.从系统结构和基本工作上说,微型机和其他几类计算机并没有本质上的区别.所不同的是微型机广泛采用了集成度相当高的器件和部件,因此带来了以下一系列的特点.二、微型机的特点1 .体积小,质量轻.2 .价格低廉.3 .可靠性高,结构灵活.4 .应用面广.三、微型机的发展：从1974年至今仅30余年时间，微处理器经历了四代的发展.1 .第一代（1971年开始）这是4位u p的时期,典型产品为：1971年10月，Intel4004（4位），1972年3月，Intel

2、8008（8位），其集成度为2000管子/片，采用P-MOS工艺，10 u m光刻技术.时钟频率为1MHZ.平均指令执行时间约为20 us2 .第二代（1973年开始）这是8位up的时期，典型产品为：1973年，Intel8080;1974年3月，Motorola 的 MC6800.这两种是中档的8位 u p。1975年至1976年,ZI LOG的Z80;1976年Intel 8085,这两档是高档的8位口 p.其中 Intel 8080的集成度为5400管子/片,它采用了 N-MOS工艺,611m光刻技术。时钟频率为24MHZ.平均指令执行时间约为12 H s这一时期还出现了8位单片微型计算

3、机，以Intel 8048/8748、MC680K Z8为代表，用于工业控制和智能仪表.3 .第三代（1978年开始）这是16位up的时期，典型产品为：1978年，Intel 8086：1979年,Zilogo 的 Z8000；1979年,Motorola 的 MC68000,其集成度为68000管子/片,它采用了 H-MOS工艺,3 u m光刻技术,时钟频率为48MHZ.平均指令执行时间约为0.5p s.4 .第四代（1981年开始）这是32位up时期,典型产品为：1983年，Zilogo 的 Z80000；1984年7月，Motorola 的 MC68020,集成度为7万管子/片，采用CH

4、MOS工艺,2 u m光刻技术。1985年夏，Intel 80386,集成度为27.5万管子/片，采用CHMOS工艺，1.2 u m光刻技术,时刻频率为16-20M HZ左右,平均指令执行时间约为0.1 n s.1989-1995年，Intel又相继推出了80486和Pentium,其中Pentium的集成度已高达3100000管子/片一，时钟频率高达150MHZ.1 .2微型机的分类可以以不同的角度对微型机进行分类.最通常的做法是把微处理器的字长作为微型机的分类标准.一 .4位微处理器二 .8位微处理器三 .16位微处理器四 .32位微处理器五 .64位微处理器六 .分层的存储系统存储器分为

5、5层，从0层到4层.。层：0层通常是CPU内部寄存器,离CPU最近,存储速度最快,单数量有限.1层：空间局部性.时间局部性片内CACHE称为第一级CACHE,片外CACHE称为第二级CACHE.2层：2层是主存储器.通常是由动态RAM （DRAM）组成.3层：3层是大容量的虚拟存储器，普遍使用的是磁盘存储器。4层：4层存储器用来存储一个时期内用不着的数据或者因其重要而需要保留的数据。这种归档（数据库）寄存往往采用磁带或可更换的磁盘和光盘。1.3微处理器、微型计算机和微型计算机系统一、计算机的基本组成和基本工作原理（雷P12）1、计算机的基本组成（雷P12）近卜12、存储程序工作原理（雷P13）

6、Ml二、名词术语（雷P13）手：人w;留产1、微处理器.II微处理器也称为中央处理单元CPU。_2、微机计算机的基本组成通过总线（BUS）和1/0（输入/输出）接口电路,把CPU和半导体存储器（ROM、RAM）有机的地组合在一起，即构成一台计算机的物理装置，称为微机。按组装的结构不同,微机可分为1 .单板机（雷尸13）2 .单片机3多板机3,微机系统（雷P14）微机配上外部设备、系统电源和系统软件就构成一个微机系统，简称系统。4、微机多机系统（雷P14）由多台微机或/和多片微处理器组合而成的微机复合系统。5、微机开发系统MDS （雷P14）6、计算机网络系统（雷P14）7、多媒体（雷P14）多

7、媒体是指文、图、声、像等单媒体与计算机程序融合在一起形成的信息传播体。三、微机结构（雷P14）1、总线（雷P15）（1）地址总线（AB）（2）数据总线（DB）（3）控制总线（CB）2、微处理器（CPU或MPU）（雷P15）寄存器阵列RSCPU 一般由.算术逻辑运算单元ALU 控制器和内部总线及缓冲器PC :程序计数器AR ：地址寄存器A ：累加器 RS ：寄存器阵列PLA ：控制信号产生电路初的者处”非结构3、存贮器（雷P16）初级机存储器结构4、微型计算机（雷P15）地址总线国1.2微型计算机的基本结构ID :指令译码器IR :指令寄存器5、微型计算机系统。东就*事件，襦力图1.1煮ItJf

8、K、嬖计U机和做引“HVI系优r青的差事百一柞 不 怅ftIWM.序_ 面Ijtllffl月如定 位IW叫 ，一各，lisll.-JM *ItfllrdllL-J-ltt据用MInlJfl累陵据处理用件*小1 WI生1.3 微型计算机的应用一、科学计算二、信息处理和事务管理三、过程控制、工业控制四、仪器、仪表控制五、家用电器和民用产品控制六、事务处理、教学培训七、计算机辅助设计和辅助制造CAD/CAM1.4 微型计算机中数的表示和编码（略）作业：2、3、8由3.1 8OMCPV的内结构陵闺6第1减指令月期f.第i+i减指令闾期f取第1条1执行第1条取第i+l条I执行第i+l条(a)串行掾作各通

9、用寄存器的特殊用途和隐含性质如指令同期指令同期指令用期 指令周期取第i条执行第i条取第i+1条执行第i+1条取第i+2条执行第i+2条第逮第i+怎第i+2at第i+3绿a)并行操行第二章8086微处理器2.18086的编程结构一、总线接口单元BIU总线接口单元的功能是负责完成CPU与存储器或I /0端口传送数据。总线接口部件有以下部分组成： 4个段地址寄存器，即c S-16位的代码段寄存器D S-16位的数据段寄存器E S-16位的扩展段寄存器S S-16位的堆栈段寄存器 16位的指令指针寄存器I P 20位的地址加法器 6字节的指令队列二、执行单元部件EU执行单元部件的功能就是负责指令的执行

10、。由内部结构图可以看到，执行单元部件由下列几个部分组成：四个通用寄存器，即AX, B X, C X, D X；4个专用寄存器，即基数指针寄存器B P ,堆栈指针寄存器S P ,源变址寄存器SI,目的源变址寄存器DI：标志寄存器(F R )；算术逻辑单元(ALU)；B I U负责完成取指令与存取操作数，即C P U所有与外部总线有关的操作均有其(BIU)完成，EU则负责分析、执行指令，并不需要与CPU外部总线直接发生联系，其(EU)所需的数据和所产生的结果都通过B I U接收或传送到外部总线。B I U与EU两个单元一起并行工作，使得取指令与执行指令的操作并行进行，从而大大提高了工作效率.卜,表

11、所示:通用寄存器的特殊用途和隐含性质寄存器名特殊用途隐含性质AX, AL在输入输出指令中作数据寄存器不能隐含在乘法指令中存放被乘数或乖积,在除法指令中存放被除数或商隐含AH在LAHF指令中，作目标寄存器用隐含AL在十进制运算指令中作累加器用隐含在XLAT指令中作累加器用隐含BX在间接寻址中作基址寄存器用不能隐含在XLAT指令中作基址寄存器用隐含CX在串操作指令和LOOP指令中作计数器用隐含CL在移位/循环移位指令中作移位次数计数器用不能隐含DX在字乘法/除法指令中存放乘积高位或被除数高位或数隐含在间接寻址的输入输出指令中作地址寄存器用不能隐含SI在字符串运算指令中作源变址寄存器用隐含在间接寻址

12、中作变址寄存器用不能隐含DI在字符串运算指令中作II标变址寄存器用隐含在间接寻址中作变址寄存器用不能隐含BP在间接寻址中作基址指针用不能隐含SP在堆栈操作中堆栈指针用隐含三、8086/8088总线周期的概念：为了取得指令或传送数据，就需要C P U的总线接口部分执行一个总线周期.在8086/8088中，一个最基本的总线周期由四个时钟周期组成。在1个最基本的总线周期中，习惯上将4个时钟周期称为4个状态即T1状态,T2状态,T3状态和T4状态。一个总线周期=4个时钟周期4个T状态总线周期就是CPU从存贮器或I/O端口存取一个字节所需要的时间。(1)在T1状态送地址(2)在T2状态撤消地址低16位浮

13、置成高阻态最高4位输出状态信息(3)在T3状态低16位送数据最高4位继续输出状态信息(4) TW状态等待状态(5)在T4状态，总线周期结束.下面给出一个8086总线周期的时序图CLKM/fO X谈内存D(*AU/S,ADI5-ADeALE状念输出下图表不了一个典型的总线周期序列。在K个总线周期之脚/ 执Y空阳明IM/T.状W用来等将内存或1/。揍口的晌皮图2.2典型的8086总线冏胡序列指令周期：执行一条指令所需的时间称为指令周期。2.28086的引脚信息和工作模式Acc(SV) ADI Ai./S, 3aiT/ s4 A ia / S, 234967 S9IOZI2I314131617819

14、20 UULJU 匚匚匚匚匚 Ial匚 ljuulIU 口匚 U AAAAAAAAAAAAAAANWCKKC/.。谭临R R L -s -s s Q QX( ( / ( C (八聆三岁菽衡a_bmrhhwmddatrrnnnnnnnnnn nn nnn 012456789 125 45 6 8911111 ill 12 ULI匚匚LIU匚匚匚匚u匚匚匚匚LILlUU 她。小A.,r%n,3rs/n,mn.MITRLK地aaaaaa aannc一、8086/8088的引脚信号和功能40：Vcc(SV)39 DA,38 ZMe/S,37 D At,/ S.36 Alt/ S,35 A,./ S.3

15、40 S So (HIOH)33 J MN / MY323RD313HOLD (RQ/GT.)30 DHLDA (RQ/GT,)?93 WR (LOCK)283 M / TO (Sa)273DT/ R )16DEN &)2S 3ALF (QS.)24INTA (Qs23 OtteST22READY21二 RESET（）（b）图2.38086/8088的弓IM信号（括号中为般大模式时引色名）-）8086的引IMG号b）8088的明1信号,1. AD15-AD0地址/数据复用弓I脚，双向工作（输入/输出，三态）第216脚分别为AD14-AD0,第39脚为AD15.在DMA方式下，这些引脚浮空（即高

16、阻态）。2. A19/S6, A18/S5, A17/S4, A16/S3地址/状态复用弓I脚（输此三态）第3538脚分别为A19/S6-A16/S3.这些引线也是多路开关的输出,在存储器操作的总线周期T1状态时,用来输出地址的最高4位,在总线周期的T2, T3, TW和T4状态时,用来输出信息。其中S6为。用来指示8086/8088当前与总线相连，所以，在T2, T3, TW和T4状态,8086/8088总是使S6等于0,以表示8086/8088当前连在总线上。S5是状态寄存器中断允许标志的状态，他在每一个时钟周期开始时修改.若当S5=l,表示当前允许可屏蔽中断请求,如S5=0,则禁止切可屏

17、蔽中断.S4和S3用于指出当前正在使用哪个段寄存器,编码表如卜表所示。编码表S4S3段寄存器（含义）00交换数据，当前正在使用ES01堆栈，当前正在SS10代码或无，当前正在使用CS或者未用任何段寄存器11数据，当前正在使用DS在DMA方式下,这些引线浮空（即高阻态）3. BHE/S7高8位数据总线允许/状态复用引脚（输出，三态）这也是多路开关的输出.在总线周期的口状态,8086在嬴/$7引脚输出丽i信号，表示高8位数据线D15D8上的数据有效.当有效时,把读写8位数据与数据线的高半部分（D15D8）连通.他与A0连接在一起,决定数据字是高字节工作还是低字节工作.在其他T状态（T2, T3,

18、TW及T4状态）时，由范/再作为一条状态信号线。在DMA方式下，此线浮空.4. RD 读信息输出，三态第32脚为读信号输出端在DMA方式下，此线浮空.5. READY准备就绪信号第22脚READY信号输入端6. INTR可屏蔽中断请求信号输入第18脚为INTR引脚7. TEST 测试信号输入第23脚为测试信号输入端这个检测信号是由WAIT指令来检音的.当CPU在执行WAIT指令时，它每隔5个时钟周期对运7输入进行一次检测.若运7是高电平,CPU就进入踏步状态.若南7是低电平，等待状态结束,CPU继续往下执行被暂停的指令.8. NMI非屏蔽中断输入信号第17脚为NMI输入端非屏蔽中断输入信号，它

19、是用上升沿触发的.这条线上的中断请求信号不受中断允许标志IF的影响也不能用软件来解蔽.所以，当这条线上的电平发生从低到高的变化时,CPU就会在结束当前指令后，执行对应于中断类型号为2的非屏蔽中断处理程序.9. RESET复位信号输入第21脚为RESET信号输入端RESET复位信号高电平有效.8086/8088要求复位信号至少维持4个时钟周期的高电平才有效.这样才能完成内部的复位过程.复位信号到来后,CPU便结束当前操作,并对处理器标志寄存器，IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH.当复位信号变为低电平时,CPU从FFFFOH开始执行程序.10. CLK时钟输入第19脚为

20、CLOCK输入端11. VCC、GND 电源和地第40脚为电源，第1、20脚为地VCC 是+5V（10%）12. MN/MX最小/最大模式控制信号输入第33脚为MN/板引脚输入端当MNI而引脚接+5V时,则CPU工作于最小方式；若该引脚接地时,则CPU工作于最大方式.引脚2431因不同工作方式具有不同意义，这些内容在下面讨论。二、8086两种系统结构方式下表列出了两种方式的不同特点小方式和大方式的点小方式大方式MN/尔电平（高电平）MNZ MX-=L电平（低电平）道于较小规模的单处理11累统以多处理为前提的大规模反埃不用总线控制日8288需总统控航8288出与8083A相叔的命令信号出器1搐连

21、接到R岐的命令值号简略地说，最小方式与8085A系统的硬件组成相同,只是将CPU改成了8086而最大方式是8086才有的，它是以多处理器系统为前提的方式.（1） 小方式MN/MX=+5V在最小方式下,8086的引脚为2431的信号含义如下M /而存储器/输入输出控制信号输出.第28脚在DMA方式下，此线浮空.在8088中，此引脚的电平状态与8086相反.（2） MR写信号输出第29脚在DMA方式下，此线浮空第24脚（3）7NTA中断响应信号输出可用作选通信号（4） ALE地址锁存允许信号输出 栗注意,ALE端不能浮空.（5） DT/R数据收发信号输出 在DMA方式下，此线浮空.（6）DEN数据

22、允许信号（输出、 在DMA方式下，万而被浮空第25脚第27脚三态）第26脚（7） HOLD总线保持请求信号（输入）HLDA总线保持响应信号（输出） 8086在最小方式下的系统配置。第31脚第30脚小方欢承坡2.最大方式 MN/MX=O （接地）（1）工、&、五总线周期状态信号（输出，三态）在最大方式下，第26、27、28脚分别为耳、可、豆信号输出端.这些信号组合起来可以指出当前总线周期中所进行的数据传输过程的类型.（雷P138）可、耳、可最大组态编码表$2 S SQ功能在时钟周期的T4期间可、可、耳的任何变化，指示一个总线周期的开始，而在 T3期间或TW期间返回到无效态（111）,表示一个周期

23、的结束。000中断响应001读I/O端口010写I/O端口011暂停100取指令101读存储器110写存储器111无效丽/两、RQ/GTX总线请求/允许信号（输入/输出）在最大模式下，第30、31脚分别为而/西、亚/西端。这2个信号端可供CPU以外的2个处理器用来发出使用总线的请求信号和接收CPU对总线请求回答信号。（3） LOCK总线封锁信号（输出、三态）在最大模式下，第29脚为LOCK信号输出端,低电平有效.当而正信号有效时,其它总线主设备不能对系统总线请求进行控制.（4） QS1、QS0指令队列状态（输出信号）在最大方式下，第24,25脚作为QS1, QS0信号输出端这2个信号的编码反映

24、了指令队列的操作状态.允许外部追踪8286内部的指令队列。QS1,QS0的编码组合和对应的含义如下表所示：指令队列状态位的编码（宙P138,王承发P10）QS1QS0指令队列状态（含义）00无操作,队列中的指令没有被取走01从队列中取出当前指令的第一字节10队列已空,在执行i条传送指令时，队列被重新初始化11从队列中取出队列的后续字节8086在最大方式下的典型配置（王承发P19）由最大方式的典型配置中，可以看出,最大方式配置与最小方式配置有一个主要的差别,就是在最大方式下，要接入一个8288总线控制器。由它释放状态信息码可、斗、可,产生与多总线结构兼容的总线时序和控制信号。（雷 P23、王 P

25、18）8086 大方式系统8288总线控制器的连接(戴梅萼P24)8282 SI fun12S9A中IK拄制*8288总线控制器的连接8284A828655 总线收发器T (2 个)MRDCDENALECLK舌SL&AEN6MWTC8288&蚊控制211OWCCEN fNTA MCE/PDEN时钟信号CLK使得8288和CPU及系统中的其它部件同步。根据河、耳、工组合得到的信号可以分为下列4组：送给地址锁存器的信号ALE送给数据总线收发器的信号DEN和DT/ R用来作为CPU进行中断响应的信号Inta两组读写控制信号/而、MWTC . IORC、IOWC ,分别控制存储器读写和I/O 端口的读

26、写。MRCC是读存储器命令(memory read command)信号，此信号用来通知内存将所寻址的单元中的内容送到数据总线。MW7C是写存储器命令(memory write command)信号，此信号用来通知内存接收数据总线上的数据，并将数据写入所寻址的单元中。IORC是读I /0命令（I /0 read command）信号，此信号用来通知I /0接口将所寻址端口中的数据送到数据总线。/OWC是写I /0命令（I/O write command）信号，此信号用来通知I/O接口去接收数据总线上的数据，并将数据送到所寻址的端口中。作业：4.1；4.2;4.32.38086的操作和时序一个微

27、型计算机系统为了完成自身的功能,需要CPU执行许多操作。8086的主要操作如下：系统的复位和启动操作新停操作总线操作。中断操作最小方式卜.的总线保持最大方式下的总线请求/允许系统的复位和启动操作8086/8088的复位和启动操作是通过RESET引脚上的触发信号来执行的.8086/8088要求复位信号RESET起码维持4个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于50 US的高电平，即：250个时钟周期。（；8086 一个时钟周期为200ns名空=250个时钟周期）。200/15标志寄存器清零指令指针（IP）0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000H

28、ES寄存器0000H指令队列空其它寄存器0000H复位时各内部寄存器的值8086的复位时序在RESET信号电平变化时，信号线的输出有什么变化呢?（由时序图分析）RESET信号变为高电平时，再过1个时钟周期，所有三态输出线就被置成高阻态，并且一直维持高阻状态直到RESET信号回到低电平。三态输出线包括AD15ADO、A19/S6.A18/S5,A17/S4加6幽、bhe/s,、m“。、DTIR、DEN、RD , MR和/NL4。还有几条非三态输出线，在复位后会处于无效状态,但不浮空，它们是 ALE、HLDA、RQ/GT、rqigi、QT不 QTL下表示出了复位操作时,8086的总线信号（戴P27

29、表2.7）复位时8086的总线信号信号状态AD15-AD0A19/S6A16/S3先置成不作用状态，再进入三态。BHE/SjM/O不作用状态占用三态前的半个时m/R钟周期（即时钟为低电平周期）WR RDINTAALE低HLDA低RQ/GT低电西低QTO低QT1低二.总线操作8086/8088 CPU与存贮器及外设端口交换数据,需要执行一个总线周期,这就是总线操作。按照数据传输方向来分，总线操作可以分为总线读操作和总线写操作。总线读操作：是指CPU从存储器或/。端口读取数据总线写操作：是指CPU从存储器或/。端口写入数据1.最小方式下的总线读操作（王承发P22戴P2629）CLK -/T,Tw(

30、l n).r1一T.(卜 ，M / TOXA为遗内存低为过1/ oXIA“s.-y-A,./S,Y地址状金怆出LBHE/S,je/rl:x)/散诙岭人AD,j- ADeY岫ii.21LZK/0RD -DT/ R8、我_rr tDENJJ V07/冗数据收发信号输出（在最小方式下，作为数据收发方向的控制信号）万丽:数据允许信号（在最小方式下，作为数据允许信号输出端）2.最小方式下的总线写操作（王承发P23戴P29-30）CLK -1Tt_/T,_/T,/、TwT*._/二M / IOX育为写内存低为目I/OKA19/A,./ S3ADISADOY曲址出X状态出标地址愉出DG数据输出bhe/s7b

31、he WIa LEWRDT / R/(S)DENir图2.128086写周期的时序3.最大方式下的总线读操作（王承发P25戴P3031）*、S、5。为总线周期状态信号，B/E/S7高8位数据据总线允许/状态复用引脚、IORC是读I /0命令信号、MRDC是读存储器命令信号、CLKS, So八,0/ s, A6/ SjBHE/ S7AD15*-AD0 ALE DEN图2.13最大模式下的读操作时序4.最大方式下的总线写操作（王承发P26戴P3132）CLK q手Ta一个总岐同期T,7无一状w A 八A /eAA,. Shea,/ s,-/s,、 rtvDT/R ALE AMWC 或 AlWc届电

32、平rBHE/ S,)(XS,S, MWTC 或.IOWC DEN图2.14 JR大模式下的写操作时序5.总线空操作（王承发P28戴P32）三.中断操作和中断系统1.8086的中断分类（戴P33）硬件中断非屏蔽中断:可屏蔽中断:从产生中断的方法来分：,软件中断硬件中断：非屏蔽中断:通过CPU的NMI引脚进入,不受IF屏蔽.整个系统只有一个。可屏蔽中断:通过CPU的INTR引脚进入，当IF=1时,可进入,在系统中通过中断控制器8259A的配合工作,可屏蔽中断可以有几个，儿十个甚至匕百个（通过级连来实现）。软件中断：是CPU根据软件中的某条指令或者软件对标志寄存器中某个标志的设置而产生的。如下图示出

33、了8086/8088系统中关于中断来源的分类ZT nil 令NM1INTRI NT 3fit令INTO椅令中厮0中喈(82S9A)可屏做中断墙求中*控制系统2.中断向量和中断向量表（戴P34）所谓中断向量，就是中断处理子程序的 入口地址,每个中断类型对应一个中断向量。中断向量表：把系统中的所有的中断类 型码及其对应的中断向量按一定的规律存放 在一个区域内，这个区域就叫中断向量表。右表表示了中断类型码和中断向量所在 位置之间的对应关系中断向量并不是任意 存放的。一个中断向量占4个存储单元，其 中，前2个单元存放中断处理子程序入口地 址的偏移量（IP）,低位在前，高位在后，后加州:定文的中惭 1

34、224 t I保部向中时 (KMIXIIOOOO (KJO7HL犬也32 （X*” 迈;W）(KK)() . 00I4H0013Hl(MMJO 0010 J0000 - OOOFH、，断巾山惭0000 - OOOCHJoooo onon“iIS Z. 16 8085 8U8的中麻向械衣为。中蜥(NMKJII尔力中断2个单元存放中断处理子程序入口地址的段地址（CS）,同样也是低位在前，高位在后。按照中断类型号，对应的中断向量在内存的0段0单元有规律地排列。3 .硬件中断（戴P35）8086/8088为外部设备提供了2条引线即：NMI和IXTR来送入中断清求信号。4 .硬件中断的响应和时序（戴P3

35、5P39）|消除IF初TT |坦入舞向苒1处|西 :t -1弹出:和C5 |:fI 一等出联上一 电一8086/8皿对中断的响应三个空闲状态图2. 18 8086的中断响应总线周期8086的中断晌应要用2个总线周期。如果在前一个个总线周期中， CPU接收到外界的中断请求信号，CPU收到第2个负脉冲以后，立即把中断类型码送到数据总线的低8位上D。上，通过CPU的地址/数据引脚AD?AD。传输给CPU。5 .中断处理子程序（戴P40）6 .软件中断（戴P40）四.最小模式下的总线保持HOLD.持请求和M/IO.DEN.DT/R总线保持请求/保持响应时序五.最大模式下的总线请求/允许在最大模式下,8

36、086CPU提供了2个总线请求/允许信号-血/而、而/诙，它们可以分别连接两个其他的总线主模块。CPU对总线请求的处理不是像对中断请求的处理那样允许嵌套。最大模式下的总线请求/允许/释放时序图2.21 H大模式下的总线*求/允许/放时序作业：4.4;4.5：4.72.48086的存贮器组织和I/O组织-存贮器组织8086 CPU有20条地址引线,它的直接寻址能力1MB。这一兆字节的存贮空间可以分为两个512KB的存贮体，一个用来存放奇数地址的字节（高字节），另一个存放偶数据地址的字节（低字节）.如右图所示.偶数地址存贮器的数据线与数据总线的低8位（D7-DO）连接,奇数地址存贮器的数据线与数据

37、总线的高8位（D15-D8）连接。地址线A19- A0可以同时对这两个存贮体单元寻址。A0用于对存贮体的选择：当A0=0时，选择偶数地址的存贮体；当AO=1时,不选择偶数地址存贮体，选择奇数地址存贮体采用另一单独信号。存贮体的选选择从右边的表中可以看出，利用A0和两个控制BHEA0传送的字节信号,可以同时对这两个存贮体进行读或写操作,也可以00两个字节同时传送单独对其中一个存贮体进行读或写操作。01从奇数地址传送高字节当进行字（16位数据）操作时,如果低8位字节恰好10从偶数地址传送高字节是在偶地址的存贮体中，高8位字节在奇地址的存贮体1I无操作中，那么在一个总线周期中就可以完成16位的数据操

38、作。如果要访问的低8位字节是在奇地址的存贮体中，则16位的数据操作要在两个总线周期中才能完成：第一个总线周期用于在奇地址上完成低8位字节的数据传送，然后自动加1,在第二个总线周期继续完成在偶地址上高8位字节的数据传送。这种操作在8086中是自动完成的。所以，除了增加一个总线周期需要多用4个时钟周期外，其它方面与从偶地址开始的16位数据操作是一样的。1 .存储器的段结构8086是把1MB存贮空间分为若干段来使用，每一段代表64KB长的连续存贮单元。每个段的起始地址叫基址，由软件设置的。段和段之间可以是连续的、分开的、部分重叠的，也可以是完全重叠的，如下图所示：段的基址放在BIU的段寄,存器中。B

39、IU有4个段寄存器（CS、DS、SS、ES）, CPU 可以通逻辑段过这4个段寄存器访问4个段。如果要访问其他段，则必须用 j实际存储器软件修改段寄存器的内容，把基址指向所耍访问的内存段。这四个段可以支持64KB的代码段、64KB堆栈段和128KB的数据段。一般来说，程序不会超出这样大的存贮空间，但在一些较大型的程序中应认真考虑段的使用。这种分段结构,对系统设计和编程都带来很多好处。2 .实际地址的产生讨论存贮单元地址时,要分清两种地址:实际地址和逻辑地址。实际地址（也称物理地址）是指一兆字节存贮单元中某一地址,是20位地址，它可以是00000H-FFFFFH中的任意一个是料地址数值。CPU和

40、存贮器之间交换数据时,寻址使用的是实际地址。但是，在程序设计时，采用逻辑地址比较方便，逻辑地址有段地址和位移量组成，每当CPU访问存贮器时,就把逻辑地址变为实际地址。从逻辑地址得到实际地址的方法是：先把段寄存器中的基址向左移四位,然后再和位移量相加，其结果是实际地址。二.8086的I/O组织及寻址1. 8086的I/O组织8086/8088系统和外设之间都是通过I/O接口芯片来联系的。每一个I/O接口芯片都有一个端口或几个端口，一个端口往往对应了芯片内部的一个寄存器或一组寄存器。微型机系统要为每个端口分配一个地址，此地址为端口编号，各端口编号是唯一的，不能重复。8086/8088允许有64K个

41、8位的I/O端口，两个编号相邻的8位端口可以组成一个16位的端口。指令系统中既有访问8位端口的输入/输出指令，也有访问16位端口的输入/输出指令。CPU在执行访问I/O端口的指令（IN和OUT）时,从硬件上会产生有效的而或漩信号。同时使M/万（对8086）处于低电平或使M/75（对8088）信号处于高电平。通过外部逻辑电路的组合,产生对I/O端口的读/写操作.系统设计时，也可以通过硬件将I/O端口和存贮器放在一起统一编址，这样就可以用对存贮器的访问指令来实现对I/O端口的读/写。当然,在这种情况下,CPU访问I/O端口时和访问存贮器时一样,从硬件上是在使而或祢信号有效的同时，使M /石（对80

42、86）处于高电平或使M /方（对8088）信号处于低电平。通过外部逻辑电路的组合,产生对存贮器的读/写信号而实现对I/O端口的操作。2. 8086/8088的I/O寻址方式8086/8088的I/O端口可以有两种寻址方式：存储编产。独立编址存贮器编址即将I/O端口置于1MB的内存空间中，把它们看作存贮单元。因此，存贮器的各种寻址方式都可用于寻址端口。这种方式使程序设计灵活,但缺点是占用了内存空间，且执行I/O操作时,因地址位数长，扩大了寻址区间范围，故使速度较慢。另一种是I/O独立编址，由专门设置的IN或OUT指令可访问64K个8位端口或32K个16位端口。任何两个相邻的8位端口可以组合成一个16位的端口，并且和存贮器字一样,对位于奇数地址的16位端口的访问，要进行两次才能完成，端口的寻址方法不分段，因而不用段寄存器。端口地址仍为20位,只是高4位总是0在I/O的64KB空间中，从F8HFFH这8个地址是INTEL公司保留使用的,用户不能占用，否则将影响用户系统和INTEL公司产品的兼容性.作业:第三章8086的寻址方式和指令系统(略)第四章微型计算机和外设的数据传输4.1 接口的基本概念(雷丽文P165,戴P107)一、什么是接口？I、定义：所谓接口就是连接CPU与外设之间的部件；它完成CP