第四章-原理图输入方法ppt课件.ppt

《第四章-原理图输入方法ppt课件.ppt》由会员分享，可在线阅读，更多相关《第四章-原理图输入方法ppt课件.ppt（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第4章章 原理图输入设计方法原理图输入设计方法X第第第第 2 2 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.1 14.1 1位全加器设计向导位全加器设计向导扩展设计扩展设计4.2 24.2 2位十进制数字频率计设计位十进制数字频率计设计扩展设计扩展设计实实 验验4.1 1位全加器设计向导位全加器设计向导4.1.1 基本设计步骤基本设计步骤步骤步骤1：为本项工程设计建立文件夹：为本项工程设计建立文件夹注意注意步骤步骤2：输入设计项目和存盘：输入设计项目和存盘X第第第第 5 5 页页页页严格执行突发事件上报制度、校

2、外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。步骤步骤3.3.将设计项目设置成可调用的元件将设计项目设置成可调用的元件 图图6-2 将所需元件全部调入原理图编辑窗并连接好将所需元件全部调入原理图编辑窗并连接好 X第第第第 6 6 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。步骤步骤4.4.设计全加器顶层文件设计全加器顶层文件 图图6-3 连接好的全加器原理图连接好的全加器原理图f_adder.bdf 理解原理图中从一位半加器构建一位全加器的设计思想X第第第第 7 7 页页页页严格执

3、行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。步骤步骤5 5：将设计项目设置成工程和时序仿真：将设计项目设置成工程和时序仿真 图图6-4 f_adder.bdf工程设置窗工程设置窗 X第第第第 8 8 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。图图6-5 加入本工程所有文件加入本工程所有文件 X第第第第 9 9 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。图图6-6 全加器工程全加器

4、工程f_adder的仿真波形的仿真波形 X第第第第 1 10 0 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。拓展部分：全加器扩展设计拓展部分：全加器扩展设计扩展设计1：l以1位的全加器作为基本元件构建多位全加器扩展设计2l设计一个7人表决电路，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮，表决不通过则红指示灯亮。（若考虑用一位全加器可以怎么实现？）X第第第第 1 11 1 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。扩展设计3以一位

5、全加器为基本元件设计n位行波进位补码加/减法器提示：提示：补码加法 公式：x+y补=x补+y补补码减法 公式：x-y补=x补-y补=x补+-y补X第第第第 1 12 2 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。X第第第第 1 13 3 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.1 4.2.1 测频计数器设计测频计数器设计 图图4 4-7 含有时钟使能的两位十进制计数器含

6、有时钟使能的两位十进制计数器 X第第第第 1 14 4 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.1 4.2.1 测频计数器设计测频计数器设计 图图4 4-8 两位十进制计数器工作波形两位十进制计数器工作波形 X第第第第 1 15 5 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.2 4.2.2 频率计主结

7、构电路设计频率计主结构电路设计 图图4 4-9 两位十进制频率计顶层设计原理图文件两位十进制频率计顶层设计原理图文件 X第第第第 1 16 6 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.2 4.2.2 频率计主结构电路设计频率计主结构电路设计 图图4 4-10 两位十进制频率计测频仿真波形两位十进制频率计测频仿真波形 X第第第第 1 17 7 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行

8、为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.3 4.2.3 时序控制电路设计时序控制电路设计 图图4 4-11 测频时序控制电路测频时序控制电路 重难点X第第第第 1 18 8 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.3 4.2.3 时序控制电路设计时序控制电路设计 图图4 4-12 测频时序控制电路工作波形测频时序控制电路工作波形 X第第第第 1 19 9 页页页页严格执行突发事件上报制度、校外活动报批制

9、度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.4 4.2.4 顶层电路设计顶层电路设计 图图4 4-13 频率计顶层电路原理图频率计顶层电路原理图 X第第第第 2 20 0 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。4.2 4.2 应用宏模块的原理图设计应用宏模块的原理图设计 4.2.4 4.2.4 顶层电路设计顶层电路设计 图图4 4-14 频率计工作时序波形频率计工作时序波形 X第第第第 2 21 1 页页页页严格执行

10、突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。习习 题题 4-1.4-1.用用7414874148和和与与非非门门实实现现8421BCD8421BCD优优先先编编码码器器，用用3 3片片7413974139组组成成一一个个5-5-2424线译码器。线译码器。4-2.4-2.用用7428374283加加法法器器和和逻逻辑辑门门设设计计实实现现一一位位8421BCD8421BCD码码加加法法器器电电路路，输输入入输输出出均均是是BCDBCD码码，CICI为为低低位位的的进进位位信信号号，COCO为为高高位位的的进进位位信信号号，输输入入为为

11、两两个个1 1位十进制数位十进制数A A，输出用，输出用S S表示。表示。4-3.4-3.设设计计一一个个7 7人人表表决决电电路路，参参加加表表决决者者7 7人人，同同意意为为1 1，不不同同意意为为0 0，同同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。4-4.4-4.设设计计一一个个周周期期性性产产生生二二进进制制序序列列0100101100101001011001的的序序列列发发生生器器，用用移移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。4-5.4-

12、5.用用D D触触发发器器构构成成按按循循环环码码(000-001-011-111-101-100-000)(000-001-011-111-101-100-000)规规律工作的六进制同步计数器。律工作的六进制同步计数器。4-6.4-6.应用应用4 4位全加器和位全加器和7437474374构成构成4 4位二进制加法计数器。位二进制加法计数器。X第第第第 2 22 2 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。习习 题题 4-7.4-7.用用7419474194、7427374273、D D触触发发器器等等器器件件组

13、组成成8 8位位串串入入并并出出的的转转换换电电路路，要要求求在在转换过程中数据不变，只有当转换过程中数据不变，只有当8 8位一组数据全部转换结束后，输出才变化一次。位一组数据全部转换结束后，输出才变化一次。如如果果使使用用7429974299、7437374373、D D触触发发器器和和非非门门来来完完成成上上述述功功能能，应应该该有有怎怎样样的的电电路路？4-8.4-8.用用一一片片7416374163和和两两片片7413874138构构成成一一个个具具有有1212路路脉脉冲冲输输出出的的数数据据分分配配器器。要要求求在在原原理理图图上上标标明明第第1 1路路到到第第1212路路输输出出的

14、的位位置置。若若改改用用一一片片7419574195代代替替以以上上的的7416374163，试完成同样的设计。，试完成同样的设计。4-9.4-9.用用同同步步时时序序电电路路对对串串行行二二进进制制输输入入进进行行奇奇偶偶校校验验，每每检检测测5 5位位输输入入，输输出一个结果。当出一个结果。当5 5位输入中位输入中1 1的数目为奇数时，在最后一位的时刻输出的数目为奇数时，在最后一位的时刻输出1 1。4-10.4-10.用用74907490设设计计模模为为872872的的计计数数器器，且且输输出出的的个个位位、十十位位、百百位位都都应应符符合合84218421码权重。码权重。4-11.4-1

15、1.用用7416174161设计一个设计一个9797分频电路，用置分频电路，用置0 0和置数两种方法实现。和置数两种方法实现。4-12.4-12.某某通通信信接接收收机机的的同同步步信信号号为为巴巴克克码码11100101110010。设设计计一一个个检检测测器器，其其输输入入为串行码为串行码x x，输出为检测结果，输出为检测结果y y，当检测到巴克码时，输出，当检测到巴克码时，输出1 1。X第第第第 2 23 3 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。实实 验验 与与 设设 计计 4-1.4-1.用原理图输入法

16、设计用原理图输入法设计8 8位全加器位全加器(1)(1)实实验验目目的的：熟熟悉悉利利用用QuartusQuartus的的原原理理图图输输入入方方法法设设计计简简单单组组合合电电路路，掌掌握握层层次次化化设设计计的的方方法法，并并通通过过一一个个8 8位位全全加加器器的的设设计计把把握握利利用用EDAEDA软件进行原理图输入方式的电子线路设计的详细流程。软件进行原理图输入方式的电子线路设计的详细流程。(2)(2)实实验验原原理理：一一个个8 8位位全全加加器器可可以以由由8 8个个1 1位位全全加加器器构构成成，加加法法器器间间的的进进位位可可以以串串行行方方式式实实现现，即即将将低低位位加加

17、法法器器的的进进位位输输出出coutcout与与相相临临的的高高位位加加法法器器的的最最低低进进位位输输入入信信号号cincin相相接接。而而一一个个1 1位位全全加加器器可可以以按按照照6.16.1节介绍的方法来完成。节介绍的方法来完成。(3)(3)实实验验内内容容1 1：按按照照6.16.1节节介介绍绍的的方方法法与与流流程程，完完成成半半加加器器和和全全加加器器的的设设计计，包包括括原原理理图图输输入入、编编译译、综综合合、适适配配、仿仿真真、实实验验板板上上的的硬硬件件测测试试，并并将将此此全全加加器器电电路路设设置置成成一一个个硬硬件件符符号号入入库库。键键1 1、键键2 2、键键3

18、(PIO0/1/2)3(PIO0/1/2)分分别别接接ainain、binbin、cincin；发发光光管管D2D2、D1(PIO9/8)D1(PIO9/8)分分别别接接sumsum和和coutcout。X第第第第 2 24 4 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。实实 验验 与与 设设 计计 4-1.4-1.用原理图输入法设计用原理图输入法设计8 8位全加器位全加器(4)(4)实实验验内内容容2 2：建建立立一一个个更更高高层层次次的的原原理理图图设设计计，利利用用以以上上获获得得的的1 1位位全全加加器器构

19、构成成8 8位位全全加加器器，并并完完成成编编译译、综综合合、适适配配、仿仿真真和和硬硬件件测测试试。建建议议选选择择电电路路模模式式1 1（附附录录图图3 3）；键键2 2、键键1 1输输入入8 8位位加加数数；键键4 4、键键3 3输输入入8 8位位被被加加数数；数数码码6/56/5显显示示加加和和；D8D8显显示示进进位位coutcout。(5)(5)实实验验报报告告：详详细细叙叙述述8 8位位加加法法器器的的设设计计流流程程；给给出出各各层层次次的的原原理理图图及及其其对对应应的的仿仿真真波波形形图图；给给出出加加法法器器的的时时序序分分析析情情况况；最最后后给出硬件测试流程和结果。给

20、出硬件测试流程和结果。X第第第第 2 25 5 页页页页严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。实实 验验 与与 设设 计计 4-2.4-2.用原理图输入法设计较复杂数字系统用原理图输入法设计较复杂数字系统(1)(1)实实验验目目的的：熟熟悉悉原原理理图图输输入入法法中中7474系系列列等等宏宏功功能能元元件件的的使使用用方方法法，掌掌握握更更复复杂杂的的原原理理图图层层次次化化设设计计技技术术和和数数字字系系统统设设计计方方法法。完完成成8 8位位十十进进制制频频率率机机的设计。的设计。(2)(2)原原理理说说明明：利利

21、用用6.26.2节节介介绍绍的的2 2位位计计数数器器模模块块，连连接接它它们们的的计计数数进进位位，用用4 4个个计计数数模模块块就就能能完完成成一一个个8 8位位有有时时钟钟使使能能的的计计数数器器；对对于于测测频频控控制制器器的的控控制制信信号号，在在仿仿真真过过程程中中应应该该注注意意它它们们可可能能的的毛毛刺刺现现象象。最最后后按按照照6.26.2节节中中的的设设计计流流程和方法即可完成全部设计。程和方法即可完成全部设计。(3)(3)实实验验内内容容：首首先先完完成成2 2位位频频率率计计的的设设计计，然然后后进进行行硬硬件件测测试试，建建议议选选择择电电路路模模式式2 2；数数码码

22、2 2和和1 1显显示示输输出出频频率率值值，待待测测频频率率F_INF_IN接接clock0clock0；测测频频控控制制时时钟钟CLKCLK接接clock2clock2，若若选选择择clock2 clock2=8Hz8Hz，门门控控信信号号CNT_ENCNT_EN的的脉脉宽宽恰恰好好为为1 1秒秒。然然后后建建立立一一个个新新的的原原理理图图设设计计层层次次，在在此此基基础础上上将将其其扩扩展展为为8 8位位频频率率计计，仿仿真真测测试该频率计待测信号的最高频率，并与硬件实测的结果进行比较。试该频率计待测信号的最高频率，并与硬件实测的结果进行比较。(4)(4)实实验验报报告告：给给出出各各层层次次的的原原理理图图、工工作作原原理理、仿仿真真波波形形图图和和分分析析，详详述述硬件实验过程和实验结果。硬件实验过程和实验结果。