3单片机技术基础第二章.ppt

《3单片机技术基础第二章.ppt》由会员分享，可在线阅读，更多相关《3单片机技术基础第二章.ppt（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2.4.1 片内时钟信号的产生片内时钟信号的产生振荡脉冲频率范围为振荡脉冲频率范围为fOSC=024 MHz。2.4 CPU时序时序12/29/20221图图2-12 89C51的片内振荡器及时钟发生器的片内振荡器及时钟发生器 晶体振荡器的震荡信号从晶体振荡器的震荡信号从19端输入到片内的时钟发生器。端输入到片内的时钟发生器。89C5189C51芯片内部有一个高增益芯片内部有一个高增益反相放大器反相放大器，用于构成，用于构成振荡器振荡器。两端两端跨接石英晶体跨接石英晶体及及两个电容两个电容就可以构成稳定的就可以构成稳定的自激振荡器自激振荡器。电容器和通常取左右，可稳定频率并对振荡频率有微调作用

2、。电容器和通常取左右，可稳定频率并对振荡频率有微调作用。30 pF30 pF12/29/20222图图2-12 89C51的片内振荡器及时钟发生器的片内振荡器及时钟发生器1.节拍与状态周期节拍与状态周期12/29/20223n时钟发生器是一个时钟发生器是一个2分频的触发器电路，它将振荡器的信分频的触发器电路，它将振荡器的信号频率号频率fOSC除以除以2，向，向CPU提供提供两相时钟信号两相时钟信号P1和和P2。时时钟信号的周期称为钟信号的周期称为机器状态周期机器状态周期S(STATE)，是振荡周期是振荡周期的的2倍倍。n在每个时钟周期在每个时钟周期(即机器状态周期即机器状态周期S)的前半周期，

3、相位的前半周期，相位1(P1)信号有效，在每个时钟周期的后半周期，相位信号有效，在每个时钟周期的后半周期，相位2(P2，节拍节拍2)信号有效。信号有效。n每个时钟周期每个时钟周期(以后常称状态以后常称状态S)有有两个节拍两个节拍(相相)P1和和P2，CPU就以两相时钟就以两相时钟P1和和P2为基本节拍指挥为基本节拍指挥89C51单片机单片机各个部件协调地工作。各个部件协调地工作。12/29/202244一个机器周期是指一个机器周期是指CPU访问存储器一次所访问存储器一次所需的时间。需的时间。例如，取指令、读存储器、写例如，取指令、读存储器、写存储器等等。存储器等等。4一个机器周期包括一个机器周

4、期包括12个振荡周期，分为个振荡周期，分为6个个S状态：状态：S1S6。4每个状态又分为两拍，称为每个状态又分为两拍，称为P1和和P2。4因此，一个机器周期中的因此，一个机器周期中的12个振荡周期表个振荡周期表示为示为S1P1，S1P2，S2P1，S6P1，S6P2。4若采用6MHz晶体振荡器，则每个机器周期为？机机器器周周期期2.机器周期和指令周期12/29/202254指令周期：执行一条指令所需的指令周期：执行一条指令所需的时间。时间。4每条指令由一个或若干个字节组每条指令由一个或若干个字节组成。成。有单字节指令，双字节指令，多字节指令等。字节数少则占存储器空间少。4每条指令的指令周期都由

5、一个或每条指令的指令周期都由一个或几个几个机器周期机器周期组成。组成。有单周期指令、双周期指令、和四周期指令。机器周期数少则执行速度快。指指令令周周期期2.机器周期和指令周期12/29/202263.基本时序定时单位综上所述，综上所述，89C51或其他或其他80C51单片机的基本时序定时单位有如下单片机的基本时序定时单位有如下4个。个。n振荡周期：振荡周期：晶振的振荡周期，为最小的时序单位。晶振的振荡周期，为最小的时序单位。n状态周期：状态周期：振荡频率经单片机内的二分频器分频后提供给片内振荡频率经单片机内的二分频器分频后提供给片内CPU的时钟周期。因此，一个状态周期包含的时钟周期。因此，一个

6、状态周期包含2个振荡周期。个振荡周期。n机器周期（机器周期（MC）：）：1个机器周期由个机器周期由6个状态周期即个状态周期即12个振荡周期组成，个振荡周期组成，是计算机执行一种基本操作的时间单位。是计算机执行一种基本操作的时间单位。n指令周期：指令周期：执行一条指令所需的时间。一个指令周期由执行一条指令所需的时间。一个指令周期由14个机器个机器周期组成，依据指令不同而不同周期组成，依据指令不同而不同.举例：举例：若采用若采用6MHZ的晶体振荡器，则的晶体振荡器，则89C51单片机的震荡单片机的震荡周期、状态周期、机器周期各为多少？周期、状态周期、机器周期各为多少？12/29/20227n4个时

7、序单位从小到大依次是节拍、状态周期、机器周个时序单位从小到大依次是节拍、状态周期、机器周期和指令周期；期和指令周期；图2-13 89C51单片机各种周期的相互关系12/29/202282.4.2CPU取指、执行周期时序取指、执行周期时序n每条指令的执行都可以包括取指和执指两个阶段。每条指令的执行都可以包括取指和执指两个阶段。n在取指阶段，在取指阶段，CPUCPU从内部或外部从内部或外部ROMROM中取出指令操作码中取出指令操作码及操作数，然后再执行这条指令。及操作数，然后再执行这条指令。n单字节和双字节单字节和双字节的指令都可能是的指令都可能是单机器周期单机器周期或或双周期双周期，而而三字节指

8、令都是双周期三字节指令都是双周期的，只有的，只有乘、除指令占四周乘、除指令占四周期期。因此，执行一条指令的时间（指令周期）分别是。因此，执行一条指令的时间（指令周期）分别是2s2s，4s4s和和8s8s（若震荡频率为（若震荡频率为6MHZ6MHZ）。）。返回返回12/29/20229图图214 89C51单片机的取指单片机的取指/执行时序执行时序12/29/2022102.5 复位和复位电路复位和复位电路2.5.1 复位操作的主要功能复位操作的主要功能n主要功能主要功能是把是把PC初始化为初始化为0000H，使单片机从，使单片机从0000H单元单元开始执行程序。在开始执行程序。在SFR中中除了

9、除了SP，端口锁存器，端口锁存器，SBUF外外其余寄存器都清零。其余寄存器都清零。n对其他一些寄存器的影响如表对其他一些寄存器的影响如表28所列；所列；表表28 各特殊功能寄存器的复位值各特殊功能寄存器的复位值12/29/202211 A=00HA=00H：表明累加器已被清表明累加器已被清0 0。PSW=00HPSW=00H：表明选寄存器表明选寄存器0 0组为工作寄存器组。组为工作寄存器组。SP=07HSP=07H：表明堆栈指针指向片内表明堆栈指针指向片内RAM 07HRAM 07H字节单元，根据堆栈操字节单元，根据堆栈操作的作的先加后压先加后压法则，第一个被压入的数据被写入法则，第一个被压入

10、的数据被写入08H08H单元中。单元中。P0P0P3=FFHP3=FFH：表明已向各端口线写入表明已向各端口线写入1 1，此时，各端口既可用于，此时，各端口既可用于输入，又可用于输出。输入，又可用于输出。IP=IP=00000B00000B：表明各个中断源处于低优先级。表明各个中断源处于低优先级。IE=0IE=000000B00000B：表明各个中断均被关断。表明各个中断均被关断。TMOD=00HTMOD=00H：表明表明T0T0，T1T1均为工作方式均为工作方式0 0，且运行于定时器状态。，且运行于定时器状态。TCON=00HTCON=00H：表明表明T0T0，T1T1均被关断。均被关断。S

11、CON=00HSCON=00H：表明串行口处于工作方式表明串行口处于工作方式0 0，允许发送，不允许接收。，允许发送，不允许接收。PCON=00HPCON=00H：表明表明SMOD=0SMOD=0，波特率不加倍。波特率不加倍。表表28中的符号意义如下：中的符号意义如下：12/29/2022122.5.2复位信号及其产生复位信号及其产生一、复位信号：一、复位信号：RST引脚为复位信号输入端。引脚为复位信号输入端。当当RST引脚为高电平，且有效时间持续引脚为高电平，且有效时间持续24个振个振荡周期以上，才能复位。荡周期以上，才能复位。12/29/202213图图 2-16(a)上电复位电路上电复位

12、电路VCCCRVCCRST/VPDVSS1K 22F89C512.5.3复位电路复位电路一、上电自动复位：一、上电自动复位：是通过外部复位电路的电容充电实现。是通过外部复位电路的电容充电实现。如如图图2-16(a)所示。所示。只要只要Vcc的上升时间不超过的上升时间不超过1ms，就自动上电复位，即，就自动上电复位，即接通电源就完成了系统复位。接通电源就完成了系统复位。在在通电瞬间通电瞬间（Vcc0），电），电容容C通过通过R充电充电，在，在RST端出端出现正脉冲现正脉冲，89C51加电自动加电自动复位。复位。R，C值随着值随着CPU的时钟频率的时钟频率而变化；而变化；12/29/202214图

13、图 2-12(b)按键电平复位电路按键电平复位电路VCCCR2VCCRST/VPDVSS1K22F89C51R1200RESET二、按键手动复位：二、按键手动复位：按键电平复位方式：按键电平复位方式：如如图图2-16(b)所示。所示。通过使复位端经电阻与通过使复位端经电阻与VCC电电源接通而实现。源接通而实现。开关常开时为加电自动复位；开关常开时为加电自动复位；闭合时，相当于闭合时，相当于RST端通过电端通过电阻阻R1与电源接通，电容迅速放与电源接通，电容迅速放电电RST 得到一个得到一个5V的分压，的分压，大致为大致为4.2V，使单片机复位。，使单片机复位。当开关松开后，当开关松开后，RST

14、端经一段端经一段时间逐渐降至时间逐渐降至0V。12/29/2022152.6 89C51单片机的低功耗工作方式n89C51提供提供两种节电工作方式两种节电工作方式，即，即空闲（等待、待机）方式空闲（等待、待机）方式和和掉电（停掉电（停机）工作方式机）工作方式,实现这两种方式的内部电路如下图所示：实现这两种方式的内部电路如下图所示：若若IDL=0，则，则89C51将进入空闲运作方式。在这种方式下，振荡器仍继续运行，将进入空闲运作方式。在这种方式下，振荡器仍继续运行，但但IDL封锁了去封锁了去CPU的的“与与”门，故门，故CPU此时得不到时钟信号。而中断、串行口此时得不到时钟信号。而中断、串行口和

15、定时器等环节却仍在时钟控制下正常运行。和定时器等环节却仍在时钟控制下正常运行。掉电方式下（掉电方式下（PD=0），振荡器冻结。），振荡器冻结。PD和和IDL均为均为PCON中中PD和和IDL触发器的输出端。触发器的输出端。12/29/2022162.6.1 方式的设定n空闲方式和掉电方式是通过对空闲方式和掉电方式是通过对SFR中的中的PCON（地址地址87H)相应位置相应位置1而而启动启动的。的。n图图218所示为所示为89C51电源控制寄存器电源控制寄存器PCON各位的分布情各位的分布情况。况。HMOS器件的器件的PCON只包括一个只包括一个SMOD位位，其他，其他4位是位是CHMOS器件独

16、有的。器件独有的。3个保留位用户不得使用个保留位用户不得使用。图图218 电源控制寄存器电源控制寄存器PCON12/29/202217图图218中各符号的名称和功能如下：中各符号的名称和功能如下：nSMOD：波特率倍频位。若此位为波特率倍频位。若此位为1，则串行口方式，则串行口方式1、方式、方式2和方式和方式3的波特率加倍。的波特率加倍。nGF1和和GF0：通用标志位。通用标志位。nPD：掉电方式位。此位掉电方式位。此位写写1即即启动掉电启动掉电方式，此时方式，此时时钟冻结时钟冻结。nIDL：空闲方式位。此位空闲方式位。此位写写1即即启动空闲启动空闲方式。这时方式。这时CPU因因无时钟控制而停

17、止运作。如果同时向无时钟控制而停止运作。如果同时向PD和和IDL两位写两位写1，则，则PD优先。优先。n89C51中中PCON的复位值为的复位值为00000B。12/29/2022182.6.2 空闲（等待、待机）工作方式空闲（等待、待机）工作方式nCPU执行完执行完IDL=1(PCON.0）的指令后，系统进入空闲工作方式。）的指令后，系统进入空闲工作方式。n进入空闲方式后，有两种方法可以使系统退出进入空闲方式后，有两种方法可以使系统退出空闲方式空闲方式：一是一是任何的中断请求被响应任何的中断请求被响应都可以由都可以由硬件硬件将将PCON.0（IDL）清清0而中止空闲工作方式。而中止空闲工作方

18、式。PCON的通用标志位的通用标志位GF1和和GF0，可用来指示中断是在正常运，可用来指示中断是在正常运作期间还是空闲方式发生的。例空闲方式的启动指令可以同时作期间还是空闲方式发生的。例空闲方式的启动指令可以同时把一个或两个通用标志位之置把一个或两个通用标志位之置1，那么中断服务程序可以据此，那么中断服务程序可以据此来判断出中断在什么情况发生的；来判断出中断在什么情况发生的；另一种是另一种是硬件复位硬件复位，RST引脚上的有效信号引脚上的有效信号直接异步将直接异步将IDL位位清清0，此时，此时CPU从它停止运行的地方恢复程序的执行，即在空从它停止运行的地方恢复程序的执行，即在空闲方式启动指令后

19、继续执行下去。闲方式启动指令后继续执行下去。12/29/2022192.6.3 掉电（停机）工作方式掉电（停机）工作方式n当当CPU执行一条置执行一条置PCON.1位（位（PD）为）为1的指令后，系统进的指令后，系统进入掉电工作方式。入掉电工作方式。n退出掉电方式的退出掉电方式的唯一方法唯一方法是由是由硬件复位硬件复位，复位后将所有特殊，复位后将所有特殊功能寄存器的内容初始化，但不改变片内功能寄存器的内容初始化，但不改变片内RAM区的数据。区的数据。n在掉电工作方式下，在掉电工作方式下，VCC可以可以降到降到2 V，但在进入掉电方式但在进入掉电方式之前，之前，VCC不能降低。而在准备退出掉电方

20、式之前，不能降低。而在准备退出掉电方式之前，VCC必必须恢复正常的工作电压值，并维持一段时间（约须恢复正常的工作电压值，并维持一段时间（约10 ms），），使振荡器重新启动并稳定后方可退出掉电方式。使振荡器重新启动并稳定后方可退出掉电方式。12/29/2022202.7输出输出/输入端口输入端口I/O端口概述端口概述n89C51单片机有单片机有四个四个8位并行位并行I/O端口端口：P0、P1、P2和和P3。n每个端口都是每个端口都是8位准双向口位准双向口，共占，共占32根引脚。根引脚。n每一条每一条I/O线都能线都能独立地用作输入或输出独立地用作输入或输出。n每个端口包括每个端口包括一个锁存器

21、一个锁存器（即（即P0P3），），一个输出驱动器一个输出驱动器和和输入缓冲器输入缓冲器，作输出，作输出,数据可以锁存，作输入数据可以锁存，作输入,数据可以缓冲。数据可以缓冲。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQVCCP1.X12锁存器锁存器12/29/202221一、结构一、结构P0口的结构如图所示：由口的结构如图所示：由一个锁存器一个锁存器、二个三态输入缓冲器二个三态输入缓冲器和和输出驱动电路及控制电路组成。硬件自动给输出驱动电路及控制电路组成。硬件自动给C赋值。赋值。当当C=0时，开关时，开关MUX被控为如图示位置，被控为如图示位置，P0口为通用口为通用I/O口口

22、;当当C=1时时，开开关关拨拨向向反反相相器器3的的输输出出端端，P0口口分分时时作作为为地地址址/数数据总线使用。据总线使用。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQ地址地址/数据数据控制控制CMUXVCCT1T2P0.X&312锁存器锁存器2.7.1 P0口口12/29/202222二、二、P0口作为一般口作为一般I/O口使用口使用（C=0）1、P0口用作输出口口用作输出口n当当CPU执行输出指令时，一般的数据输出情况执行输出指令时，一般的数据输出情况;应外接应外接10KW W的上拉电阻的上拉电阻,才能高电平输出；才能高电平输出；读引脚读引脚读锁存器读锁存器内部总线内

23、部总线写入写入DCPQQ地址地址/数据数据控制控制CMUXVCCT1T2P0.X4312锁存器锁存器VCC12/29/202223nP0P0口作输出时需注意：口作输出时需注意：有几条输出指令功能特别强，属于有几条输出指令功能特别强，属于“读修改写读修改写”指令；指令；ORL ORL P0P0，A A；指指令令功功能能是是将将P0P0与与A A相相或或，送送到到P0P0；先先将将P0P0口口D D锁锁存存器器数数据据读读入入CPUCPU，再再与与A A内内容容相相或或，最最终终将将结结果果送送到到P0P0锁锁存存器器，此此时锁存器内容与引脚状态一致；时锁存器内容与引脚状态一致；注意注意是读锁存器

24、不是读引脚。是读锁存器不是读引脚。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQ地址地址/数据数据控制控制CMUXVCCT1T2P0.X&312锁存器锁存器12/29/2022242、P0口作输入口口作输入口n当执行一条由端口输入的指令时：如当执行一条由端口输入的指令时：如MOV A，P0注意：在对端口注意：在对端口输入操作前输入操作前，应，应先向先向端口锁存器端口锁存器写入写入1 1，也，也就是使锁存器就是使锁存器Q=0=0。因为控制线。因为控制线C=0=0，因此，因此T1T1和和T2T2全截止，全截止，引脚处于悬浮状态，可作高阻抗输入。从而避免了将输入引脚处于悬浮状态，可作

25、高阻抗输入。从而避免了将输入的高电平误读为低电平。的高电平误读为低电平。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQ地址地址/数据数据控制控制CMUXVCCT1T2P0.X&312锁存器锁存器12/29/202225三、三、P0口作为地址口作为地址/数据总线使用数据总线使用（C=1）1P0口用作输出地址口用作输出地址/数据总线数据总线 以以P0口口引引脚脚输输出出低低8位位地地址址或或数数据据信信息息，上上下下两两个个FET处处于于反反相相，构构成成推推拉拉式式的的输输出出电电路路（T1导导通通时时上上拉拉，T2导导通通时时下拉），提高了负载能力。下拉），提高了负载能力。当当

26、P0口被地址口被地址/数据总线占用时，就无法再作数据总线占用时，就无法再作I/O口使用了。口使用了。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQ地址地址/数据数据控制控制CMUXVCCT1T2P0.X&312锁存器锁存器12/29/2022262由由P0口输入数据：口输入数据：在在“读引脚读引脚”信号信号有效有效时，打开输入缓冲器时，打开输入缓冲器2，使数，使数据据进入进入内部总线。输入时，必须先向相应的锁存器内部总线。输入时，必须先向相应的锁存器写入写入1。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQ地址地址/数据数据控制控制CMUXVCCT1T2P0.X

27、4312锁存器锁存器12/29/2022272.7.2 P1口口一、一、P1口结构：口结构：工作原理同工作原理同P0口，口，准双向口准双向口，区别如下：，区别如下：1.仅作为一般仅作为一般I/O口口;2.内部有上拉电阻。内部有上拉电阻。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQVCCP1.X12锁存器锁存器二、二、P1口作通用口作通用I/O口口 准双向口准双向口；用作输入时，必须先用作输入时，必须先向相应的锁存器向相应的锁存器写入写入1，使，使FET截止；截止；用作输出用作输出1时，由内时，由内部上拉电阻拉成高电平；部上拉电阻拉成高电平；12/29/2022282.7.3

28、P2口口n如如图图2-202-20所示，所示，P2P2口某位的结构与口某位的结构与P0P0口类似，有口类似，有MUXMUX开关。开关。驱动部分与驱动部分与P1P1口类似，但比口类似，但比P1P1口多了一个转换控制部分。口多了一个转换控制部分。一、一、P2口结构口结构读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQQ地址地址控制控制CMUXVCCP2.X锁存器锁存器12/29/202229二、二、P2口用作一般口用作一般I/O口或高口或高8位地址总线位地址总线1、当当CPUCPU对对片内存储器和片内存储器和I/OI/O口口进行读进行读/写时，这时，写时，这时，P P2 2口为口为一般

29、一般I/OI/O口；口；2、在只需扩展、在只需扩展256B片外片外RAM的系统中的系统中,使用使用“MOVX A,Ri”类指令访问片外类指令访问片外RAM时，时，寻址范围是寻址范围是256B，只需低只需低8位地址位地址线线就可以实现。就可以实现。P2口不受该指令影响，仍可作通用口不受该指令影响，仍可作通用I/O口口3、若、若扩展扩展的的RAM容量超过容量超过256B，使用，使用“MOVX A,DPTR”类类指令的寻址范围是指令的寻址范围是64KB，此时，此时，高高8位地址总线位地址总线用用P2口口输出。输出。在片外在片外RAM读读/写周期内，写周期内，P2口锁存器仍保持原来端口的数口锁存器仍保

30、持原来端口的数据；在访问据；在访问片外片外RAM周期结束后周期结束后，多路开关，多路开关MUX自动切换到自动切换到锁存器锁存器Q端端。4、当系统中有片外、当系统中有片外RAM和和ROM时，时，P2口输出高口输出高8位地址，位地址，此时，不再作为通用此时，不再作为通用I/O口。口。12/29/2022302.7.4 P3口口一、结构一、结构1、P3P3口是一个多功能端口，口是一个多功能端口，P3P3口除了具有口除了具有P1P1口的准双向口的准双向I/OI/O功能外，还可以使用各引脚所具有的第二功能。功能外，还可以使用各引脚所具有的第二功能。2 2、当、当W=1W=1时，输出时，输出Q Q端信号；

31、当端信号；当Q=1Q=1时，可输出时，可输出WW线信号。线信号。3 3、当、当CPUCPU对对P3P3口进行口进行SFRSFR寻址（位或字节）访问时，这时，寻址（位或字节）访问时，这时，P3P3口为通用口为通用I/OI/O口；口；4 4、当、当CPUCPU不对不对P3P3口进行口进行SFRSFR寻址访问时，即用作第二功能输寻址访问时，即用作第二功能输出出/输入线时，内部硬件自动使锁存器输入线时，内部硬件自动使锁存器Q=1Q=1。读引脚读引脚读锁存器读锁存器内部总线内部总线写入写入DCPQ第二输出功能第二输出功能VCCP3.X&12锁存器锁存器4第二输入功能第二输入功能W12/29/202231

32、三、三、P3口用作第二功能使用口用作第二功能使用表表2-10 P3口线与第二功能表口线与第二功能表12/29/2022322.7.6 端口的负载能力和接口要求端口的负载能力和接口要求1、P0口：口：3 当把它用作通用当把它用作通用I/O口使用时，口使用时，输出需外接上拉电输出需外接上拉电阻阻。用作。用作输入输入时，应先时，应先向口锁存器（向口锁存器（80H）写）写1。3把它当作把它当作地址地址/数据总线数据总线时，则时，则无需外接上拉电阻无需外接上拉电阻。用作数据输入时，也无需先写用作数据输入时，也无需先写“1”。P0口的每一口的每一位输出可位输出可驱动驱动8个个LS型型TTL负载。负载。返回返回12/29/2022332、P1-P3口口2每一位输出可驱动每一位输出可驱动4个个LS型型TTL负载。负载。2 89C51单片机（单片机（HMOS）的）的P1-P3口无需外口无需外接上拉电阻。接上拉电阻。2P1-P3口也都是准双向口。作为输入时，必口也都是准双向口。作为输入时，必须先对相应端口锁存器写须先对相应端口锁存器写1。第二章结束第二章结束12/29/202234复习内容：P28:7，14，21，2212/29/202235