原理与接口技术-第2章.pptx

《原理与接口技术-第2章.pptx》由会员分享，可在线阅读，更多相关《原理与接口技术-第2章.pptx（76页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第2章章 微处理器系统结构与技术微处理器系统结构与技术【学习目标学习目标】微处理器是微机系统的核心部件与技术关键。本章在介绍微处理器是微机系统的核心部件与技术关键。本章在介绍Intel 8086/8088 CPUIntel 8086/8088 CPU系统结系统结构与技术的基础上，简要描述构与技术的基础上，简要描述8028680286、8038680386、8048680486以及以及Pentium Pentium 系列系列CPUCPU系统结构的演系统结构的演变与技术特点。变与技术特点。【学习要求学习要求】了解了解CISCCISC和和RISCRISC是是CPUCPU的两种基本架构。的两种基本架

2、构。理解理解808680868088 CPU8088 CPU的内部组成结构是的内部组成结构是Intel80 x86Intel80 x86系列微处理器体系结构的基础。系列微处理器体系结构的基础。透彻理解存储器的分段设计这一关键性存储管理技术基础。透彻理解存储器的分段设计这一关键性存储管理技术基础。掌握物理地址和逻辑地址的关系及其变换原理，是理解存储管理机制的关键。掌握物理地址和逻辑地址的关系及其变换原理，是理解存储管理机制的关键。理解理解“段加偏移段加偏移”寻址机制允许重定位。寻址机制允许重定位。着重理解着重理解8038680386的段、页式管理，的段、页式管理，8048680486对对8038

3、680386的技术更新和的技术更新和5 5级流水线技术思想。级流水线技术思想。了解了解PentiumPentium微处理器的体系结构特点，理解双流水线与双微处理器的体系结构特点，理解双流水线与双cachecache的技术思想。的技术思想。了解多处理器计算机系统和嵌入式系统的基本知识。了解多处理器计算机系统和嵌入式系统的基本知识。1第第2章章 微处理器系统结构与技术微处理器系统结构与技术 2.1 CISC2.1 CISC与与RISCRISC技术技术CISC(CISC(复杂指令集计算机复杂指令集计算机)和和RISC(RISC(精简指令集计算机精简指令集计算机)是当前是当前CPUCPU的两种基本架构

4、。各的两种基本架构。各种微处理器就是按这两种不同的架构设计理念和方法发展的。种微处理器就是按这两种不同的架构设计理念和方法发展的。2.1.12.1.1CISCCISC复杂指令集计算机（复杂指令集计算机（complex instruction set computercomplex instruction set computer，CISCCISC）是一种较早的微处）是一种较早的微处理器设计流派，理器设计流派，Intel 80 x86Intel 80 x86系列微处理器中的系列微处理器中的8086/80888086/8088、8028680286等，都是按此学派等，都是按此学派的理论设计的。的理

5、论设计的。CISCCISC结构微处理器的设计特点如下：结构微处理器的设计特点如下：复杂指令（复杂指令（complex instructioncomplex instruction）复杂的内存定位法（复杂的内存定位法（complex memory reference methodscomplex memory reference methods）微程序结构（微程序结构（micro programmingmicro programming）22.1.2 RISC精简指令集计算机（精简指令集计算机（reduced instruction set computerreduced instruction

6、 set computer，RISCRISC）理论是从）理论是从2020世纪世纪8080年代开始逐渐发展成为一种微处理器体系结构。年代开始逐渐发展成为一种微处理器体系结构。例如，从例如，从8028680286到到8038680386的设计过程中就开始显示出这种变化，此后推出的的设计过程中就开始显示出这种变化，此后推出的8048680486、PentiumPentium与与Pentium proPentium pro（P6P6）等微处理器，则更加重了）等微处理器，则更加重了RISCRISC化的趋势。到了化的趋势。到了PentiumPentium、PentiumPentium以后，虽然仍属于以后，

7、虽然仍属于CISCCISC的结构范围，但它们的内核已采用了的结构范围，但它们的内核已采用了RISCRISC结构。结构。RISCRISC的设计技术特点如下：的设计技术特点如下：1 1）缩短指令长度，规范指令格式）缩短指令长度，规范指令格式2 2）简化寻址方式）简化寻址方式3 3）适当增加通用寄存器数量，大量利用寄存器间操作）适当增加通用寄存器数量，大量利用寄存器间操作 4 4）简化处理器结构）简化处理器结构5 5）便于使用）便于使用VLSIVLSI技术技术 6 6）增强处理器并行能力）增强处理器并行能力 32.2 典型的典型的16位微处理器的系统结构位微处理器的系统结构2.2.1 8086808

8、8 CPU的内部组成结构的内部组成结构4微处理器的编程结构微处理器的编程结构微处理器的编程结构，即是在编程人员眼中看到的微处理器的软微处理器的编程结构，即是在编程人员眼中看到的微处理器的软件结构模型。件结构模型。软件结构模型便于人们从软件的视角去了解计算机系统的操作和软件结构模型便于人们从软件的视角去了解计算机系统的操作和运行。运行。从这一点上说，程序员可以不必知道微处理器内部极其复杂的电从这一点上说，程序员可以不必知道微处理器内部极其复杂的电路结构、电气连接或开关特性，也不需要知道各个引脚上的信号路结构、电气连接或开关特性，也不需要知道各个引脚上的信号功能和动作过程。功能和动作过程。5微处理

9、器的编程结构微处理器的编程结构对于编程人员来说，重要的是要了解微处理器所包含的各种寄存器对于编程人员来说，重要的是要了解微处理器所包含的各种寄存器的功能、操作和限制，以及在程序设计中如何使用它们。的功能、操作和限制，以及在程序设计中如何使用它们。进一步，需要知道外部的存储器是如何组织的，处理器如何从存储进一步，需要知道外部的存储器是如何组织的，处理器如何从存储器中取得指令和数据。器中取得指令和数据。6程序可见寄存器程序可见寄存器程序可见程序可见(program visible)(program visible)寄存器，是指在应用程序设计时可以直接寄存器，是指在应用程序设计时可以直接访问的寄存器

10、。访问的寄存器。程序不可见程序不可见(program invisible)(program invisible)寄存器是指在应用程序设计时不能直寄存器是指在应用程序设计时不能直接访问，但在进行系统程序设计接访问，但在进行系统程序设计(如编写操作系统软件如编写操作系统软件)时可以被间接时可以被间接引用或通过特权指令才能访问的寄存器。引用或通过特权指令才能访问的寄存器。在在80 x8680 x86微处理器系列中，通常在微处理器系列中，通常在8028680286及其以上的微处理器中才包含及其以上的微处理器中才包含程序不可见寄存器，主要用于保护模式下存储系统的管理和控制。程序不可见寄存器，主要用于保护

11、模式下存储系统的管理和控制。780868088 CPU的内部组成结构的内部组成结构1 1总线接口单元总线接口单元BIUBIUBIUBIU的基本功能是负责的基本功能是负责CPUCPU与存储器或与存储器或I/OI/O端口之间的数据传送。在端口之间的数据传送。在CPUCPU取指令时，它从取指令时，它从内存中取出指令送到指令队列缓冲器；而在执行指令时，它要与指定的内存单元或者内存中取出指令送到指令队列缓冲器；而在执行指令时，它要与指定的内存单元或者I/OI/O端口交换数据。端口交换数据。1 1）指令队列缓冲器）指令队列缓冲器操作将遵循下列原则：操作将遵循下列原则：（1 1）取指令时，每当指令队列中存满

12、）取指令时，每当指令队列中存满1 1条指令后，条指令后，EUEU就立即开始执行。就立即开始执行。（2 2）指令队列中只要空出）指令队列中只要空出2 2个（对个（对80868086）或）或1 1个（对个（对80888088）指令字节时，）指令字节时，BIUBIU便自动执便自动执行取指操作，直到填满为止。行取指操作，直到填满为止。（3 3）EUEU在执行指令的过程中，若在执行指令的过程中，若CPUCPU需要访问存储器或需要访问存储器或I/OI/O端口，则端口，则EUEU自动请求自动请求BIUBIU去去完成访问操作。此时若完成访问操作。此时若BIUBIU空闲，则会立即完成空闲，则会立即完成EUEU的

13、请求；否则的请求；否则BIUBIU首先将指令取至指首先将指令取至指令队列，再响应令队列，再响应EUEU的请求。的请求。（4 4）当）当EUEU执行完转移、调用和返回指令时，则要清除指令队列缓冲器，并要求执行完转移、调用和返回指令时，则要清除指令队列缓冲器，并要求BIUBIU从从新的地址重新开始取指令，新取的第新的地址重新开始取指令，新取的第1 1条指令将直接经指令队列送到条指令将直接经指令队列送到EUEU去执行，随后去执行，随后取来的指令将填入指令队列缓冲器。取来的指令将填入指令队列缓冲器。81总线接口单元总线接口单元BIU2 2）地址加法器和段寄存器）地址加法器和段寄存器80868086有有

14、2020根地址线，但内部寄存器只有根地址线，但内部寄存器只有1616位，不能直接提供对位，不能直接提供对2020位地址的寻址信息。位地址的寻址信息。为了实现对为了实现对2020位地址的寻址，设计者采用了一种称之为位地址的寻址，设计者采用了一种称之为“段加偏移段加偏移”的重要技术，即的重要技术，即将可移位的将可移位的1616位段寄存器与位段寄存器与1616位偏移地址相加的办法，从而巧妙地解决了这一矛盾。位偏移地址相加的办法，从而巧妙地解决了这一矛盾。【例例2.12.1】假设假设CSCS4000H4000H，IPIP0618H0618H，则指令的物理地址，则指令的物理地址PAPA4000H1640

15、00H160618H0618H40618H40618H。91总线接口单元总线接口单元BIU3 3）1616位指令指针（位指令指针（Instruction PointerInstruction Pointer，IPIP）IPIP的功能与的功能与8 8位位CPUCPU中的程序计数器中的程序计数器PCPC类似。正常运行时，类似。正常运行时，IPIP中含有中含有BIUBIU要取的下要取的下1 1条指令（字节）的偏移地址。条指令（字节）的偏移地址。IPIP在程序运行中能自动在程序运行中能自动加加1 1修正，使之指向要执行的下修正，使之指向要执行的下1 1条指令（字节）。条指令（字节）。有些指令（如转移、

16、调用、中断和返回指令）能使有些指令（如转移、调用、中断和返回指令）能使IPIP值改变，或将值改变，或将IPIP值压进堆栈保存，或由堆栈弹出恢复原值。值压进堆栈保存，或由堆栈弹出恢复原值。102执行单元执行单元EUEUEU的功能是负责从指令队列中取出指令，然后分析和执行指令。的功能是负责从指令队列中取出指令，然后分析和执行指令。EUEU由下列部分组成。由下列部分组成。（1 1）1616位算术逻辑单元。位算术逻辑单元。（2 2）1616位标志寄存器。位标志寄存器。（3 3）数据暂存寄存器。）数据暂存寄存器。（4 4）通用寄存器组。）通用寄存器组。（5 5）EUEU控制电路。控制电路。EUEU中所有

17、的寄存器和数据通道（除队列总线为中所有的寄存器和数据通道（除队列总线为8 8位外）都是位外）都是1616位的位的宽度，可实现数据的快速传送。宽度，可实现数据的快速传送。注意，由于注意，由于BIUBIU与与EUEU分开独立设计，因此，在一般情况下，分开独立设计，因此，在一般情况下，CPUCPU执行完执行完1 1条指令后就可条指令后就可以立即执行下以立即执行下1 1条指令。条指令。1616位位CPUCPU这种并行重叠操作的特点，提高了总线的信息传输效这种并行重叠操作的特点，提高了总线的信息传输效率和整个系统的执行速度。率和整个系统的执行速度。8088CPU8088CPU内部结构与内部结构与8086

18、8086的基本相似，其内部寄存器、运算器以及内部数据总线与的基本相似，其内部寄存器、运算器以及内部数据总线与80868086一样都是按一样都是按1616位设计的，只是位设计的，只是80888088的的BIUBIU中指令队列长度为中指令队列长度为4 4个字节。个字节。112.2.2 80868088CPU的寄存器结构的寄存器结构对于微机应用系统的开发者来说，最重要的是掌握对于微机应用系统的开发者来说，最重要的是掌握CPUCPU的编程结构或程序设计模型。的编程结构或程序设计模型。8086808680888088的内部寄存器编程结构如图所示。其中阴影部分与的内部寄存器编程结构如图所示。其中阴影部分与

19、808080808085 CPU8085 CPU相同。相同。121通用寄存器通用寄存器通用寄存器分为两组：数据寄存器；指针寄存器和变址寄存器。通用寄存器分为两组：数据寄存器；指针寄存器和变址寄存器。（1 1）数据寄存器：执行单元）数据寄存器：执行单元EUEU中有中有4 4个个1616位数据寄存器位数据寄存器AXAX、BXBX、CXCX和和DXDX。每个数据寄。每个数据寄存器分为高字节存器分为高字节H H和低字节和低字节L L，它们均可作为，它们均可作为8 8位数据寄存器独立寻址，独立使用。位数据寄存器独立寻址，独立使用。在多数情况下，这些数据寄存器是用在算术运算或逻辑运算指令中，用来进行算术逻

20、在多数情况下，这些数据寄存器是用在算术运算或逻辑运算指令中，用来进行算术逻辑运算。在有些指令中，它们则有特定的用途。这些寄存器在指令中的特定功能是被辑运算。在有些指令中，它们则有特定的用途。这些寄存器在指令中的特定功能是被系统隐含使用的，参见表系统隐含使用的，参见表2.12.1所示。所示。131通用寄存器通用寄存器（2 2）指针寄存器和变址寄存器：指针寄存器是指堆栈指针寄存器）指针寄存器和变址寄存器：指针寄存器是指堆栈指针寄存器SPSP和堆栈基址指针和堆栈基址指针寄存器寄存器BPBP，简称为，简称为P P组。变址寄存器是指源变址寄存器组。变址寄存器是指源变址寄存器SISI和目的变址寄存器和目的

21、变址寄存器DIDI，简称，简称为为I I组。它们都是组。它们都是1616位寄存器，一般用来存放偏移地址。位寄存器，一般用来存放偏移地址。指针寄存器指针寄存器SPSP和和BPBP都用来指示存取位于当前堆栈段中的数据所在的地址，但都用来指示存取位于当前堆栈段中的数据所在的地址，但SPSP和和BPBP在在使用上有区别。使用上有区别。变址寄存器变址寄存器SISI和和DIDI是存放当前数据段的偏移地址的。源操作数的偏移地址放于是存放当前数据段的偏移地址的。源操作数的偏移地址放于SISI中，中，所以所以SISI称为源变址寄存器；目的操作数偏移地址存放于称为源变址寄存器；目的操作数偏移地址存放于DIDI中，

22、故中，故DIDI称为目的变址寄存称为目的变址寄存器。器。142段寄存器段寄存器段寄存器用来存取段地址，再由段寄存器左移段寄存器用来存取段地址，再由段寄存器左移4 4位形成位形成2020位的段起始地址，它们通常位的段起始地址，它们通常被称为段基地址或段基址。被称为段基地址或段基址。利用利用“段加偏移段加偏移”技术，技术，8086808680888088就能寻址就能寻址1MB1MB存储空间并将其分成为若干个逻辑存储空间并将其分成为若干个逻辑段，使每个逻辑段的长度为段，使每个逻辑段的长度为64KB64KB（它由（它由1616位的偏移地址限定）。位的偏移地址限定）。段寄存器都可以被指令直接访问。段寄存

23、器都可以被指令直接访问。CSCS用来存放程序当前使用的代码段的段地址，用来存放程序当前使用的代码段的段地址，CPUCPU执行的指令将从代码段取得；执行的指令将从代码段取得；SSSS用来存放堆栈段的段地址，堆栈操作的数据就在堆栈段中；用来存放堆栈段的段地址，堆栈操作的数据就在堆栈段中；DSDS用来存放数据段的段地址，一般地说，程序所用的数据就存放在数据段中；用来存放数据段的段地址，一般地说，程序所用的数据就存放在数据段中；ESES用来存放附加段的段地址，也用来存放数据，但典型用法是存放处理后的数据。用来存放附加段的段地址，也用来存放数据，但典型用法是存放处理后的数据。15每当是每当是取指令取指令

24、的时候，则自动选择代码段寄存器的时候，则自动选择代码段寄存器CSCS，再加上由，再加上由IPIP所所决定的决定的1616位偏移量，计算得到要取的指令的物理地址。位偏移量，计算得到要取的指令的物理地址。每当是涉及到一个每当是涉及到一个堆栈操作堆栈操作时，则自动选择堆栈段寄存器时，则自动选择堆栈段寄存器SSSS，再加，再加上由上由SPSP所决定的所决定的1616位偏移量，计算得到堆栈操作所需要的位偏移量，计算得到堆栈操作所需要的2020位物理地址。位物理地址。每当涉及到一个每当涉及到一个操作数操作数，则自动选择数据段寄存器，则自动选择数据段寄存器DSDS或附加段寄存或附加段寄存器器ESES，再加上

25、，再加上1616位偏移量，计算得到操作数的位偏移量，计算得到操作数的2020位物理地址。而位物理地址。而1616位偏位偏移量，可以是包含在指令中的直接地址，也可以是某一个移量，可以是包含在指令中的直接地址，也可以是某一个1616位地址寄存位地址寄存器的值，也可以是指令中的位移量加上器的值，也可以是指令中的位移量加上1616位地址寄存器中的值等等，这位地址寄存器中的值等等，这取决于指令的寻址方式。取决于指令的寻址方式。162段寄存器段寄存器3标志寄存器标志寄存器8086808680888088的的1616位标志寄存器位标志寄存器F F只用了其中的只用了其中的9 9位作标志位，即位作标志位，即6

26、6个状态标志位，个状态标志位，3 3个控个控制标志位。制标志位。状态标志位用来反映算术或逻辑运算后结果的状态，记录状态标志位用来反映算术或逻辑运算后结果的状态，记录CPUCPU的状态特征。这的状态特征。这6 6位是：位是：CFCF（Carry FlagCarry Flag）进位标志；）进位标志；PFPF（Parity FlagParity Flag）奇偶性标志；）奇偶性标志；AFAF（Auxiliary Carry Auxiliary Carry FlagFlag）辅助进位标志；）辅助进位标志；ZFZF（Zero FlagZero Flag）零标志；）零标志；SFSF（Sign FlagSig

27、n Flag）符号标志；）符号标志；OFOF（Overflow FlagOverflow Flag）溢出标志：溢出标志在有符号数进行加法或减法时可能出现。）溢出标志：溢出标志在有符号数进行加法或减法时可能出现。控制标志有控制标志有3 3个：个：DFDF（Direction FlagDirection Flag）方向标志；）方向标志；IFIF（Interrupt Enable FlagInterrupt Enable Flag）中）中断允许标志：它是控制可屏蔽中断的标志；断允许标志：它是控制可屏蔽中断的标志；TFTF（Trap FlagTrap Flag）跟踪（陷阱）标志。）跟踪（陷阱）标志。1

28、76个状态标志位的状态及其说明个状态标志位的状态及其说明状态标志位用来反映算术或逻辑运算后结果的状态，以记录状态标志位用来反映算术或逻辑运算后结果的状态，以记录CPUCPU的状态特征。的状态特征。183个控制标志位的状态及其说明个控制标志位的状态及其说明 控制标志位用来控制控制标志位用来控制CPUCPU的操作，由程序设置或清除。的操作，由程序设置或清除。192.2.3 8086/8088总线周期的概念总线周期的概念一个最基本的总线周期由一个最基本的总线周期由4 4个时钟周期组成，习惯上将个时钟周期组成，习惯上将4 4个时钟周期分别称为个时钟周期分别称为4 4个状态，个状态，即即T1T1、T2T

29、2、T3T3与与T4T4这这4 4个状态。个状态。8086/80888086/8088总线周期序列的示意如下。总线周期序列的示意如下。202.2.480868088的引脚信号和功能的引脚信号和功能80868086和和80888088的的4040条引线按功能可分为条引线按功能可分为5 5类类 1 1地址数据总线地址数据总线 2 2地址状态总线地址状态总线 3 3控制总线控制总线 4 4电源线和地线电源线和地线5 5其他控制线其他控制线212.3 8086/8088系统的最小最大工作方式系统的最小最大工作方式2.3.12.3.1最小方式最小方式当当MNMNMXMX 接电源电压时，系统就工作于最小模

30、式，它适合于较小规模的应用。接电源电压时，系统就工作于最小模式，它适合于较小规模的应用。222.3.2 最大方式最大方式当当MNMN MX MX线接地，则系统就工作于最大模式。线接地，则系统就工作于最大模式。232.4 80868088的存储器与的存储器与I/O组织组织2.4.1 2.4.1 存储器组织存储器组织8086808680888088有有2020条地址线，可寻址条地址线，可寻址1MB1MB的存储空间。的存储空间。存放的信息：存放的信息：8 8位的字节、位的字节、1 1个字和双字。个字和双字。24规则字与非规则字规则字与非规则字存放一个字数据的低字节地址如果是偶数地址，则称为存放一个字

31、数据的低字节地址如果是偶数地址，则称为“规则字规则字”存放一个字数据的低字节地址如果是奇数地址，则称为存放一个字数据的低字节地址如果是奇数地址，则称为“非规则字非规则字”存取存取“规则字规则字”与与“非规则字非规则字”，其操作过程不同，其操作过程不同(即所使用的总即所使用的总线周期数不同线周期数不同)252.4.1 存储器组织存储器组织80868086的的1MB1MB存储空间实际上分为两个存储空间实际上分为两个512KB512KB的存储体。的存储体。高位库和低位库；高位库和低位库；80868086存储器高低位库的连接；存储器高低位库的连接；26在8086系统中，将其可寻址的1 MB存储器分为两

32、个存储体；即奇地址存储体和偶地址存储体，各为512 KB8086存储器的分体结构存储器的分体结构27奇地址存储体与系统高8位数据总线相连，偶地址存储体与系统低8位数据总线相连读/写偶地址体时，数据从低8位数据总线上传送读/写奇地址体时，数据从高8位数据总线上传送特别提示：关注BHE、A0和SEL信号8086存储器的分体结构存储器的分体结构288086存储器的分体结构存储器的分体结构8086CPU是按16位结构设计，可以通过两个存储体直接读/写一个字数据；也可以只从一个存储体中读/写一个8位的字节数据SEL为奇偶地址存储体的“片选”信号奇偶地址存储体的选择由BHE信号和A0决定所以读/写字数据或

33、字节数据就会有几种不同的情况29读/写一个字节数据：如果BHE=1，表示要读/写偶地址存储体，发送偶地址；此时A0=0，DB8-DB15上的数据将被忽略 如果BHE=0，表示要读/写奇地址存储体；发送奇地址；此时A0=1，DB0-DB7上的数据将被忽略读/写偶地址字节 读/写奇地址字节 8086存储器的分体结构存储器的分体结构30读/写一个规则字数据：该字数据的地址是从偶地址开始的；发送该字数据的地址（一定是偶地址A0=0），同时令信号BHE=0，则只须执行一个总线读/写周期，便可一次完成对该字的读/写操作 低位数据线上读写低字节数据 高位数据线上读写高字节数据8086存储器的分体结构存储器的

34、分体结构31读/写一个非规则字数据：该字数据的地址从奇地址开始，低字节数据放在奇地址存储体中（数据从高8位数据总线上传送），而高字节数据存放在偶地址存储体中（数据从低8位数据总线上传送）。CPU需要发送两个地址，并连续地执行二个总线读/写周期，才能分两次完成对该字的读/写：l第一次读写奇地址体上数据，发送该字数据的地址(A0一定为1)，并令信号BHE=0，通过高位数据线读写低字节数据；偶地址体上的8位数据被忽略l第二次读写偶地址体上数据，再发送一个偶地址(A0=0)，并令信号BHE=1，通过低位数据线读写高字节数据8086存储器的分体结构存储器的分体结构328086存储器的分体结构存储器的分体

35、结构BHEBHEA A0 0操作操作所用的数据总所用的数据总线线0 00 0存取规则字（从偶地址开始读存取规则字（从偶地址开始读/写一个字）写一个字）ADAD1515ADAD0 01 10 0从偶地址内存单元或从偶地址内存单元或I/OI/O端口读端口读/写一个字节数据写一个字节数据ADAD7 7ADAD0 00 01 1从奇地址内存单元或从奇地址内存单元或I/OI/O端口读端口读/写一个字节数据写一个字节数据ADAD1515ADAD8 80 01 11 10 0从奇地址开始读从奇地址开始读/写写一个一个(非规则非规则)字数据字数据第一总线周期高第一总线周期高8 8位数据有位数据有效效ADAD1

36、515ADAD8 8ADAD7 7ADAD0 0第二总线周期低第二总线周期低8 8位数据有位数据有效效33例：已知当前数据段中存有如图所示的数据，现要求将最后两个字节例：已知当前数据段中存有如图所示的数据，现要求将最后两个字节改成改成0DH0DH，0AH0AH，请说明需给出的段基值和偏移地址值，并说明其写入，请说明需给出的段基值和偏移地址值，并说明其写入过程。过程。需改写的两个单元的段基值为需改写的两个单元的段基值为14800H14800H，偏移地址分别为，偏移地址分别为08A7H08A7H和和08A8H08A8H。写入过程为：先向写入过程为：先向150A6H150A6H单元传送一个字数据，忽

37、略低单元传送一个字数据，忽略低8 8位，高位，高8 8位为位为0DH0DH；再向；再向150A8H150A8H单元传送一个字数据，忽略高单元传送一个字数据，忽略高8 8位，低位，低8 8位为位为0AH0AH。342.4.2存储器的分段存储器的分段存储器的分段是一个重要的概念，存储器的分段是一个重要的概念，深入理解存储器的分段设计是掌握存储器管理技深入理解存储器的分段设计是掌握存储器管理技术的一个关键。术的一个关键。实际存储器中段的位置如图所示；实际存储器中段的位置如图所示；35为什么要采用存储器为什么要采用存储器“分段分段”技术？技术？实模式下实模式下CPU可直接寻址的地址空间为可直接寻址的地

38、址空间为2201M字节单元。字节单元。CPU需输出需输出20位地址信息才能实现对位地址信息才能实现对1M字节单元存储空间的寻址。字节单元存储空间的寻址。但实模式下但实模式下CPU中所使用的寄存器均是中所使用的寄存器均是16位的，内部位的，内部ALU也只能进行也只能进行16位运算，其寻址范围局限在位运算，其寻址范围局限在21665536(64K)字节单元。字节单元。为了实现对为了实现对1M字节单元的寻址，字节单元的寻址，80 x86系统采用了存储器分段技术。系统采用了存储器分段技术。36q具体做法是，将具体做法是，将1M字节的存储空间分成许多逻辑段，每段最长字节的存储空间分成许多逻辑段，每段最长

39、64K字字节单元，可以用节单元，可以用16位地址码进行寻址。位地址码进行寻址。q 每个逻辑段在实际存储空间中的位置是可以浮动的每个逻辑段在实际存储空间中的位置是可以浮动的,其起始地址可由段其起始地址可由段寄存器的内容来确定。实际上，段寄存器中存放的是段起始地址的高寄存器的内容来确定。实际上，段寄存器中存放的是段起始地址的高16位，称之为位，称之为“段基值段基值”(segment base value)。q 逻辑段在物理存储器中的位置如图所示。逻辑段在物理存储器中的位置如图所示。37.FFFFFH逻辑段1起点逻辑段2起点逻辑段3起点逻辑段4起点00000H逻辑段1 64KB逻辑段2 64KB逻辑

40、段3 64KB逻辑段4 64KB 逻辑段在物理存储器中的位置38各个逻辑段在实际的存储空间中可以完全分开，也可以各个逻辑段在实际的存储空间中可以完全分开，也可以部分重叠，甚至完全重叠。部分重叠，甚至完全重叠。段的起始地址的计算和分配通常是由操作系统完成的，段的起始地址的计算和分配通常是由操作系统完成的，并不需要普通用户参与。并不需要普通用户参与。39还有其他方法也可以将还有其他方法也可以将1M字节单元的物理存储器空间分成可用字节单元的物理存储器空间分成可用16位地址码寻址的逻辑段。位地址码寻址的逻辑段。例如将例如将20位物理地址分成两部分：位物理地址分成两部分：高高4位为段号，可用机器内设位为

41、段号，可用机器内设置的置的4位长的位长的“段号寄存器段号寄存器”来保存，低来保存，低16位为段内地址，也称位为段内地址，也称“偏移地址偏移地址”，如图所示：，如图所示：40另一种分段方法另一种分段方法41 这种分段方法有其不足之处这种分段方法有其不足之处:(1)4位长的位长的“段号寄存器段号寄存器”与其他寄存器不兼容，操作上会增添麻与其他寄存器不兼容，操作上会增添麻烦。烦。(2)每个逻辑段大小固定为每个逻辑段大小固定为64K字节单元，当程序中所需的存储空间字节单元，当程序中所需的存储空间不是不是64K字节单元的倍数时，就会浪费存储空间。字节单元的倍数时，就会浪费存储空间。反观前一种分段机制，则

42、要灵活、方便得多，所以反观前一种分段机制，则要灵活、方便得多，所以80 x86/Pentium系统中采用了前一种分段机制。系统中采用了前一种分段机制。422.4.3 实际地址和逻辑地址实际地址和逻辑地址 实际地址是指实际地址是指CPUCPU对存储器进行访问时实际对存储器进行访问时实际寻址所使用的地址，寻址所使用的地址，是信息在存储器中实际存放是信息在存储器中实际存放的地址的地址；对；对8086808680888088来说是用来说是用2020位二进制数或位二进制数或5 5位十六进制数表示的地址。位十六进制数表示的地址。例如，实模式下的例如，实模式下的80 x86/Pentium系统的物理地址系统

43、的物理地址是是20位，存储空间为位，存储空间为2201M字节单元，地址范字节单元，地址范围从围从00000H到到FFFFFH。432.4.3 实际地址和逻辑地址实际地址和逻辑地址逻辑地址是由程序和指令表示的一种地址，包括两部分：段地址和偏移地址。逻辑地址是由程序和指令表示的一种地址，包括两部分：段地址和偏移地址。对对8086808680888088来说，段地址和偏移地址都用无符号的来说，段地址和偏移地址都用无符号的1616位二进制数或位二进制数或4 4位十六进制数位十六进制数来表示的。来表示的。在实模式下，在实模式下，“段基值段基值”和和“偏移量偏移量”均是均是16位的。位的。“段基值段基值”

44、由段寄存器由段寄存器CS、DS、SS、ES、FS和和GS提供；提供；“偏移量偏移量”由由BX、BP、SP、SI、DI、IP或以这些寄存器的组合形式来提供。或以这些寄存器的组合形式来提供。442.4.4 堆栈堆栈8086808680888088系统中的堆栈是用段定义语句在存储器中定义的一个堆栈段。系统中的堆栈是用段定义语句在存储器中定义的一个堆栈段。80868086系统的系统的堆栈及其入栈、出栈操作如图所示。堆栈及其入栈、出栈操作如图所示。堆栈由堆栈由SSSS和和SPSP来寻址。来寻址。SSSS给定堆栈段的段地址；给定堆栈段的段地址；SPSP给定当前栈顶，即指出从堆栈的段给定当前栈顶，即指出从堆

45、栈的段基址到栈顶的偏移量。基址到栈顶的偏移量。452.4.5“段加偏移段加偏移”寻址机制允许重定位寻址机制允许重定位8086/8088 CPU8086/8088 CPU引入了分段技术，微处理器在寻址时是利用段基地址加偏移地址的原引入了分段技术，微处理器在寻址时是利用段基地址加偏移地址的原理。理。“段加偏移段加偏移”寻址机制允许重定位是一种重要的特征。寻址机制允许重定位是一种重要的特征。重定位是指一个完整的程序块或数据块可以在存储器所允许的空间内任意浮动，并定重定位是指一个完整的程序块或数据块可以在存储器所允许的空间内任意浮动，并定位到一个新的可寻址的区域。位到一个新的可寻址的区域。由于由于“段

46、加偏移段加偏移”的寻址机制允许程序和数据不需要做任何修改，就能使它们重定位，的寻址机制允许程序和数据不需要做任何修改，就能使它们重定位，这就给应用带来很大方便。这就给应用带来很大方便。462.4.6I/O组织组织8086/8088CPU8086/8088CPU用地址线的低用地址线的低1616位来寻址位来寻址8 8位位I/OI/O端口地址，因此可访问的端口地址，因此可访问的8 8位位I/OI/O端口有端口有2 21616=65536=65536个。由于用个。由于用1616位地址线对位地址线对8 8位位I/OI/O端口寻址，所以，无需对端口寻址，所以，无需对I/OI/O端口的端口的64KB64KB

47、寻寻址空间进行分段。址空间进行分段。8086/80888086/8088及其存储器与及其存储器与I/OI/O组织是构建微机系统的基础知识。组织是构建微机系统的基础知识。8086/8088CPU8086/8088CPU用地址线用地址线的低的低1616位来寻址位来寻址8 8位位I/OI/O端口地址，因此可访问的端口地址，因此可访问的8 8位位I/OI/O端口有端口有2 21616=65536=65536个。个。472.5 80 x86系列微处理器系列微处理器学习学习Intel80 x86Intel80 x86系列微处理器的技术发展时，应把握系列微处理器的技术发展时，应把握CPUCPU内部功能结构的

48、进化及其主内部功能结构的进化及其主要技术特征。其中，最重要的几个关键技术是要技术特征。其中，最重要的几个关键技术是8028680286首次引入的虚拟存储管理，首次引入的虚拟存储管理，8038680386的存储器分段与分页管理，的存储器分段与分页管理，8048680486的的5 5级流水线，以及级流水线，以及PentiumPentium的双流水线等技术。的双流水线等技术。2.5.1 802862.5.1 80286微处理器微处理器8028680286是一个超级是一个超级1616位微处理器。位微处理器。8028680286的主要性能特点是首次实现虚拟存储管理，可的主要性能特点是首次实现虚拟存储管理

49、，可以在实地址与保护虚地址两种方式下访问存储器。以在实地址与保护虚地址两种方式下访问存储器。482.5.2 80386微处理器微处理器8038680386是第一个全是第一个全3232位微处理器，简称位微处理器，简称I-32I-32系统结构；系统结构；8038680386在在3232位高性能微处理器的位高性能微处理器的存储器管理技术中具有典型的意义。有关存储器管理技术中具有典型的意义。有关8038680386存储管理与虚拟存储器等技术将在第存储管理与虚拟存储器等技术将在第5 5章存储器系统中讨论。章存储器系统中讨论。8038680386内部组成部件相互连接的示意如图所示；内部组成部件相互连接的示

50、意如图所示；8038680386内部的内部的6 6个单元都能各自独立操作，也能与其他部件并行工作。个单元都能各自独立操作，也能与其他部件并行工作。492.5.3 80486微处理器微处理器8048680486是第二代是第二代3232位微处理器。位微处理器。8048680486采取的主要技术改进使它实现了采取的主要技术改进使它实现了5 5级指令流水线级指令流水线操作功能。操作功能。502.6 Pentium微处理器微处理器1.Pentium1.Pentium的体系结构的体系结构首次引入首次引入U U、V V双流水线双流水线512.Pentium体系结构的技术特点体系结构的技术特点1 1）超标量流