本章首先介绍EDA技术和硬件描述语言及其发展过程5746.docx

《本章首先介绍EDA技术和硬件描述语言及其发展过程5746.docx》由会员分享，可在线阅读，更多相关《本章首先介绍EDA技术和硬件描述语言及其发展过程5746.docx（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、概 述 第1章第1章 概 述本章首先介介绍EDAA技术和硬硬件描述语语言及其发发展过程，然然后介绍基基于EDAA技术和VVHDL的的设计流程程，以及EEDA设计计工具Quuartuus III。1.1 电子设计计自动化技技术及其发发展微电子技术术的进步主主要表现在在大规模集集成电路加加工技术即即半导体工工艺技术的的发展上，使使得表征半半导体工艺艺水平的线线宽已经达达到了600nm，并并还在不断断地缩小，而而在硅片单单位面积上上，集成了了更多的晶晶体管。集集成电路设设计正在不不断地向超超大规模、极极低功耗和和超高速的的方向发展展，专用集集成电路AASIC（Application Specific

2、 Integrated Circuit）的设计成本不断降低，在功能上，现代的集成电路已能够实现单片电子系统SOC（System On a Chip）。现代电子设设计技术的的核心已日日趋转向基基于计算机机的电子设设计自动化化技术，即即EDA（Electronic Design Automation）技术。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设

3、计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现，这是电子设计技术的一个巨大进步。EDA技术术在硬件实实现方面融融合了大规规模集成电电路制造技技术、ICC版图设计计、ASIIC测试和和封装、FFPGA（FFieldd Proogrammmablle Gaate AArrayy）/CPPLD（CCompllex PProgrrammaable Logiic Deevicee）编程下下载和自动动测试等技技术；在计计算机辅助助工程方面面融合了计计算机辅助助设计（CCAD）、计计算机辅助助制造（CCAM）、计计算机辅助助测试（CCAT）、计计算机辅助助工程（CC

4、AE）技技术以及多多种计算机机语言的设设计概念；而在现代代电子学方方面则容纳纳了更多的的内容，如如电子线路路设计理论论、数字信信号处理技技术、数字字系统建模模和优化技技术及长线线技术理论论等。因此此，EDAA技术为现现代电子理理论和设计计的表达与与实现提供供了可能性性。正因为为EDA技技术丰富的的内容以及及与电子技技术各学科科领域的相相关性，其其发展的历历程同大规规模集成电电路设计技技术、计算算机辅助工工程、可编编程逻辑器器件，以及及电子设计计技术和工工艺的发展展是同步的的。就过去去近30年年的电子技技术的发展展历程，可可大致将EEDA技术术的发展分分为3个阶阶段。20世纪770年代，在在集成

5、电路路制作方面面，MOSS工艺得到到广泛的应应用；可编编程逻辑技技术及其器器件问世，计计算机作为为一种运算算工具在科科研领域得得到广泛应应用。而在在后期，CCAD的概概念已见雏雏形，这一一阶段人们们开始利用用计算机取取代手工劳劳动，辅助助进行集成成电路版图图编辑、PPCB布局局布线等工工作。20世纪880年代，集集成电路设设计进入了了CMOSS（互补场场效应管）时时代，复杂杂可编程逻逻辑器件进进入商业应应用，相应应的辅助设设计软件投投入使用；而在800年代末，出出现了FPPGA；CCAE和CCAD技术术的应用更更为广泛，它它们在PCCB设计方方面的原理理图输入、自自动布局布布线及PCCB分析，

6、以以及逻辑设设计、逻辑辑仿真、布布尔方程综综合和化简简等方面担担任了重要要的角色。特特别是各种种硬件描述述语言的出出现、应用用和标准化化方面的重重大进步，为为电子设计计自动化必必须解决的的电路建模模、标准文文档及仿真真测试奠定定了基础。进入20世世纪90年年代，随着着硬件描述述语言的标标准化进一一步确立，计计算机辅助助工程、辅辅助分析和和辅助设计计在电子技技术领域获获得更加广广泛的应用用。与此同同时，电子子技术在通通信、计算算机及家电电产品生产产中的市场场需求和技技术需求，极极大地推动动了全新的的电子设计计自动化技技术的应用用和发展，特特别是集成成电路设计计工艺步入入了超深亚亚微米阶段段，百万

7、门门以上的大大规模可编编程逻辑器器件的陆续续面世，以以及基于计计算机技术术的面向用用户的低成成本大规模模ASICC设计技术术的应用，促促进了EDDA技术的的形成。更更为重要的的是各EDDA公司致致力于推出出兼容各种种硬件实现现方案和支支持标准硬硬件描述语语言的EDDA工具软软件的研究究，更有效效地将EDDA技术推推向成熟和和实用。EDA技术术在进入221世纪后后，得到了了更大的发发展，突出出表现在以以下几个方方面：l 在FPGAA上实现DDSP（数数字信号处处理）应用用成为可能能，用纯数数字逻辑进进行DSPP模块的设设计，使得得高速DSSP实现成成为现实，并并有力地推推动了软件件无线电技技术的

8、实用用化和发展展。基于FFPGA的的DSP技技术，为高高速数字信信号处理算算法提供了了实现途径径。l 嵌入式处理理器软核的的成熟，使使得SOPPC（Syystemm On a Prrograammabble CChip）步步入大规模模应用阶段段，在一片片FPGAA上实现一一个完备的的数字处理理系统成为为可能。l 在仿真和设设计两方面面支持标准准硬件描述述语言的功功能强大的的EDA软软件不断推推出。l 电子技术领领域全方位位融入EDDA技术，除除了日益成成熟的数字字技术外，传传统的电路路系统设计计建模理念念发生了重重大的变化化，如软件件无线电技技术的崛起起、模拟电电路系统硬硬件描述语语言的表达达

9、和设计的的标准化、系系统可编程程模拟器件件的出现、数数字信号处处理和图像像处理的全全硬件实现现方案的普普遍接受以以及软硬件件技术的进进一步融合合等。l EDA使得得电子领域域各学科的的界限更加加模糊，更更加互为包包容，如模模拟与数字字、软件与与硬件、系系统与器件件、ASIIC与FPPGA、行行为与结构构等。l 基于EDAA的用于AASIC设设计的标准准单元已涵涵盖大规模模电子系统统及复杂IIP核模块块。l 软硬IP（Intellectual Property）核在电子行业的产业领域广泛应用。l SOC高效效低成本设设计技术的的成熟。l 系统级、行行为验证级级硬件描述述语言的出出现（如SSyst

10、eem C），使使复杂电子子系统的设设计和验证证趋于简单单。1.2 电子设计计自动化应应用对象一般地说，利利用EDAA技术进行行电子系统统设计，最最后实现的的目标是以以下3种：l 全定制或半半定制ASSIC。l FPGA/CPLDD（或称可可编程ASSIC）开开发应用。l PCB（印印制电路板板）。实现目标的的前两项可可以归结为为专用集成成电路ASSIC的设设计和实现现，ASIIC是最终终的物理平平台，集中中容纳了用用户通过EEDA技术术将电子应应用系统的的既定功能能和技术指指标具体实实现的硬件件实体。一一般而言，专专用集成电电路就是具具有专门用用途和特定定功能的独独立集成电电路器件。根根据这

11、个定定义，作为为EDA技技术最终实实现目标的的ASICC，可以通通过下面33种途径来来完成。1. 超大大规模可编编程逻辑器器件FPGA和和CPLDD是实现这这一途径的的主流器件件，它们的的特点是直直接面向用用户、具有有极大的灵灵活性和通通用性、使使用方便、硬硬件测试和和实现快捷捷、开发效效率高、成成本低、上上市时间短短、技术维维护简单、工工作可靠性性好等。FFPGA和和CPLDD的应用是是EDA技技术有机融融合软硬件件电子设计计技术以及及对自动化化设计与自自动化实现现最典型的的诠释。由由于FPGGA和CPPLD的开开发工具、开开发流程和和使用方法法与ASIIC有相通通之处，因因此这类器器件通常

12、也也被称为可可编程专用用IC，或或可编程AASIC。2. 半定定制或全定定制ASIIC根据实现的的工艺，基基于EDAA设计技术术的半定制制或全定制制ASICC可统称为为掩模（MMASK）AASIC，或或直接称AASIC。AASIC大大致分为门门阵列ASSIC、标标准单元AASIC和和全定制AASIC。l 门阵列ASSIC：门门阵列芯片片包括预定定制相连的的PMOSS和NMOOS晶体管管行。设计计中，用户户可以借助助EDA工工具将原理理图或硬件件描述语言言模型映射射为相应门门阵列晶体体管配置，创创建一个指指定金属互互连路径文文件，从而而完成门阵阵列ASIIC开发。由由于有掩模模的创建过过程，门阵

13、阵列有时也也称掩模可可编程门阵阵列（MPPGA）。但但是MPGGA与FPPGA完全全不同，它它不是用户户可编程的的，也不属属于可编程程逻辑范畴畴，而是实实际的ASSIC。MMPGA出出现在FPPGA之前前，FPGGA技术则则源自MPPGA。现现在，Allteraa的HarrdCoppy、HaardCoopyII技术术，可以提提供一种把把FPGAA的设计转转化为结构构化ASIIC的途径径。l 标准单元AASIC：目前大部部分ASIIC是使用用库中的不不同大小的的标准单元元设计的，这这类芯片一一般称作基基于单元的的集成电路路（Celll-baased Inteegratted CCircuuits

14、，CBICC）。在设计者者一级，库库包括不同同复杂程度度的逻辑元元件，如SSSI逻辑辑块、MSSI逻辑块块、数据通通道模块、存存储器、IIP以及系系统级模块块。库还包包含每个逻逻辑单元在在硅片级的的完整布局局，使用者者只需利用用EDA软软件工具与与逻辑块描描述打交道道即可，完完全不必关关心电路布布局的细节节。在标准准单元布局局中，所有有扩散、接接触点、过过孔、多晶晶通道及金金属通道都都已完全确确定，当该该单元用于于设计时，通通过EDAA软件产生生的网表文文件将单元元布局块“粘贴”到芯片布布局之上的的单元行上上。标准单单元ASIIC设计与与FPGAA设计开发发的流程相相似。l 全定制芯片片：全定

15、制制芯片中，在在针对特定定工艺建立立的设计规规则下，设设计者对于于电路的设设计有完全全的控制权权，如线的的间隔和晶晶体管大小小的确定。该该领域的一一个例外是是混合信号号设计，使使用通信电电路的ASSIC可以以定制设计计其模拟部部分。3. 混合合ASICC混合ASIIC（不是是指数模混混合ASIIC）主要要指既具有有面向用户户的FPGGA可编程程功能和逻逻辑资源，同同时也含有有可方便调调用和配置置的硬件标标准单元模模块，如CCPU、RRAM、RROM、硬硬件加法器器、乘法器器、锁相环环等。Xiilinxx、Atmmel和AAlterra公司已已经推出了了这方面的的器件，如如Virttex-44系

16、列、EExcalliburr（含ARRM核）和和Straatix II系列列等。混合合ASICC为SOCC和SOPPC的设计计实现提供供了便捷的的途径。1.3 VHDLL硬件描述语语言HDLL是EDAA技术的重重要组成部部分，常见见的HDLL主要有VVHDL、VVerillog HHDL、AABEL、AAHDL、SSysteemVerrilogg和SysstemCC。其中VHDDL、Veeriloog在现在在的EDAA设计中使使用最多，也也拥有几乎乎所有主流流EDA工工具的支持持，而SyystemmVeriilog和和SysttemC还还处于完善善过程中。本本书将重点点介绍VHHDL的编编程方

17、法和和使用技术术。VHDL的的英文全名名是VHSSIC（VVery Highh Speeed IInteggrateed Ciircuiit）Haardwaare DDescrriptiion LLanguuage，于于19833年由美国国国防部（DDOD）发发起创建，由由IEEEE（Thee Insttitutte off Eleectriical and Elecctronnics Engiineerrs）进一一步发展，并并在19887年作为为“IEEEE标准10076”发布。从从此，VHHDL成为为硬件描述述语言的业业界标准之之一。自IIEEE公公布了VHHDL的标标准版本（IIEEE

18、Std 10766）之后，各各EDA公公司相继推推出了自己己的VHDDL设计环环境，或宣宣布自己的的设计工具具支持VHHDL。此此后，VHHDL在电电子设计领领域得到了了广泛应用用，并逐步步取代了原原有的非标标准硬件描描述语言。VHDL作作为一个规规范语言和和建模语言言，随着它它的标准化化，出现了了一些支持持该语言的的行为仿真真器。由于于创建VHHDL的最最初目标是是用于标准准文档的建建立和电路路功能模拟拟，其基本本想法是在在高层次上上描述系统统和元件的的行为。但但到了200世纪900年代初，人人们发现，VVHDL不不仅可以作作为系统模模拟的建模模工具，而而且可以作作为电路系系统的设计计工具，

19、可可以利用软软件工具将将VHDLL源码自动动地转化为为文本方式式表达的基基本逻辑元元件连接图图，即网表表文件。这这种方法显显然对于电电路自动设设计是一个个极大地推推进。很快快，电子设设计领域出出现了第一一个软件设设计工具，即即VHDLL逻辑综合合器，它可可以标准地地将VHDDL的部分分语句描述述转化为具具体电路实实现的网表表文件。1993年年，IEEEE对VHHDL进行行了修订，从从更高的抽抽象层次和和系统描述述能力上扩扩展了VHHDL的内内容，公布布了新版本本的VHDDL，即IIEEE标标准的10076-11993版版本。现在在，VHDDL和Veeriloog作为IIEEE的的工业标准准硬件

20、描述述语言，得得到众多EEDA公司司的支持，在在电子工程程领域，已已成为事实实上的通用用硬件描述述语言。现现在公布的的最新VHHDL标准准版本是IIEEE 10766-20002。VHDL语语言具有很很强的电路路描述和建建模能力，能能从多个层层次对数字字系统进行行建模和描描述，从而而大大简化化了硬件设设计任务，提提高了设计计效率和可可靠性。VHDL具具有与具体体硬件电路路无关和与与设计平台台无关的特特性，并且且具有良好好的电路行行为描述和和系统描述述的能力，并并在语言易易读性和层层次化、结结构化设计计方面，表表现了强大大的生命力力和应用潜潜力。因此此，VHDDL在支持持各种模式式的设计方方法，

21、如自自顶向下与与自底向上上或混合方方法方面，以以及在面对对当今许多多电子产品品生命周期期的缩短，需需要多次重重新设计以以融入最新新技术、改改变工艺等等方面都表表现出了良良好的适应应性。用VVHDL进进行电子系系统设计的的一个很大大的优点是是设计者可可以专心致致力于其功功能的实现现，而不需需要对不影影响功能的的与工艺有有关的因素素花费过多多的时间和和精力。1.4 EDA的的优势在传统的数数字电子系系统或ICC设计中，手手工设计占占了较大的的比例。一一般都是先先按电子系系统的具体体功能要求求进行功能能划分，然然后对每个个子模块画画出真值表表，用卡诺诺图进行手手工逻辑简简化，写出出布尔表达达式，画出

22、出相应的逻逻辑线路图图，再据此此选择元器器件，设计计电路板，最最后进行实实测与调试试。手工设设计方法的的缺点是：l 复杂电路的的设计、调调试十分困困难。l 由于无法进进行硬件系系统仿真，如如果某一过过程存在错错误，查找找和修改十十分不便。l 设计过程中中产生大量量文档，不不易管理。l 对于IC设设计而言，设设计实现过过程与具体体生产工艺艺直接相关关，因此可可移植性差差。l 只有在设计计出样机或或生产出芯芯片后才能能进行实测测。相比之下，EEDA技术术有很大不不同：l 用HDL对对数字系统统进行抽象象的行为与与功能描述述到具体的的内部线路路结构描述述，从而可可以在电子子设计的各各个阶段、各各个层

23、次进进行计算机机模拟验证证，保证设设计过程的的正确性，可可以大大降降低设计成成本，缩短短设计周期期。l EDA工具具之所以能能够完成各各种自动设设计过程，关关键是有各各类库的支支持，如逻逻辑仿真时时的模拟库库、逻辑综综合时的综综合库、版版图综合时时的版图库库、测试综综合时的测测试库等。这这些库都是是EDA公公司与半导导体生产厂厂商紧密合合作、共同同开发的。l 某些HDLL本身也是是文档型的的语言（如如VHDLL），极大大地简化了了设计文档档的管理。l EDA技术术中最为瞩瞩目的功能能，即最具具现代电子子设计技术术特征的功功能是日益益强大的逻逻辑设计仿仿真测试技技术。EDDA仿真测测试技术只只需

24、通过计计算机就能能对所设计计的电子系系统从各种种不同层次次的系统性性能特点完完成一系列列准确的测测试与仿真真操作，在在完成实际际系统的安安装后，还还能对系统统上的目标标器件进行行所谓边界界扫描测试试、嵌入式式逻辑分析析仪的应用用，这一切切都极大地地提高了大大规模系统统电子设计计的自动化化程度。l 无论传统的的应用电子子系统设计计得如何完完美，使用用了多么先先进的功能能器件，都都掩盖不了了一个无情情的事实，即即该系统对对于设计者者来说，没没有任何自自主知识产产权可言，因因为系统中中的关键性性器件往往往并非出自自设计者之之手，这将将导致该系系统在许多多情况下的的应用直接接受到限制制。基于EEDA技

25、术术的设计则则不同，由由于用HDDL表达的的成功的专专用功能设设计在实现现目标方面面有很大的的可选性，它它既可以用用不同来源源的通用FFPGA/CPLDD实现，也也可以直接接以ASIIC来实现现，设计者者拥有完全全的自主权权，再无受受制于人之之虞。l 传统的电子子设计方法法至今没有有任何标准准规范加以以约束，因因此设计效效率低、系系统性能差差、开发成成本高、市市场竞争能能力小。EEDA技术术的设计语语言是标准准化的，不不会由于设设计对象的的不同而改改变；它的的开发工具具是规范化化的，EDDA软件平平台支持任任何标准化化的设计语语言；它的的设计成果果是通用性性的，IPP核具有规规范的接口口协议；

26、良良好的可移移植性与可可测试性，为为系统开发发提供了可可靠的保证证。l 从电子设计计方法学来来看，EDDA技术最最大的优势势就是能将将所有设计计环节纳入入统一的自自顶向下的的设计方案案中。l EDA不但但在整个设设计流程上上充分利用用计算机的的自动设计计能力、在在各个设计计层次上利利用计算机机完成不同同内容的仿仿真模拟，而而且在系统统板设计结结束后仍可可利用计算算机对硬件件系统进行行完整的测测试。1.5 面向FPPGA的开开发流程完整地了解解利用EDDA技术进进行设计开开发的流程程对于正确确地选择和和使用EDDA软件、优优化设计项项目、提高高设计效率率十分有益益。一个完完整的、典典型的EDDA

27、设计流流程既是自自顶向下设设计方法的的具体实施施途径，也也是EDAA工具软件件本身的组组成结构。1.5.11 设计计输入图1-1所所示是基于于EDA软软件的FPPGA开发发流程框图图，下面将将分别介绍绍各设计模模块的功能能特点。对对于目前流流行的用于于FPGAA开发的EEDA软件件，图1-1所示的的设计流程程具有普遍遍性。图1-1 FPGGA的EDDA开发流流程将电路系统统以一定的的表达方式式输入计算算机，是在在EDA软软件平台上上对FPGGA/CPPLD开发发的最初步步骤。通常常，使用EEDA工具具的设计输输入可分为为以下两种种类型。1. 图形形输入图形输入通通常包括原原理图输入入、状态图图

28、输入和波波形图输入入等方法。状态图输入入方法就是是根据电路路的控制条条件和不同同的转换方方式，用绘绘图的方法法在EDAA工具的状状态图编辑辑器上绘出出状态图，然然后由EDDA编译器器和综合器器将此状态态变化流程程图形编译译综合成电电路网表。波形图输入入方法则是是将待设计计的电路看看成是一个个黑盒子，只只需告诉EEDA工具具该黑盒子子电路的输输入和输出出时序波形形图，EDDA工具即即能据此完完成黑盒子子电路的设设计。原理图输入入方法是一一种类似于于传统电子子设计方法法的原理图图编辑输入入方式，即即在EDAA软件的图图形编辑界界面上绘制制能完成特特定功能的的电路原理理图。原理理图由逻辑辑器件（符符

29、号）和连连接线构成成，图中的的逻辑器件件可以是EEDA软件件库中预制制的功能模模块，如与与门、非门门、或门、触触发器以及及各种含774系列器器件功能的的宏功能块块，甚至还还有一些类类似于IPP的功能块块。2. 硬件件描述语言言文本输入入这种方式与与传统的计计算机软件件语言编辑辑输入基本本一致，就就是将使用用了某种硬硬件描述语语言（HDDL）的电电路设计文文本，如VVHDL或或Veriilog的的源程序，进进行编辑输输入。1.5.22 综合合综合（Syyntheesis），就就其字面含含义应该为为把抽象的的实体结合合成单个或或统一的实实体。因此此，综合就就是把某些些东西结合合到一起，把把设计抽象

30、象层次中的的一种表述述转化成另另一种表述述的过程。对对于电子设设计领域的的综合概念念可以表示示为：将用用行为和功功能层次表表达的电子子系统转换换为低层次次的便于具具体实现的的模块组合合装配而成成的过程。事实上，设设计过程中中的每一步步都可称为为一个综合合环节。设设计过程通通常从高层层次的行为为描述开始始，以最底底层的结构构描述结束束，每个综综合步骤都都是上一层层次的转换换。（1）从自自然语言表表述转换到到VHDLL语言算法法表述，是是自然语言言综合。（2）从算算法表述转转换到寄存存器传输级级（Reggisteer Trranspport Leveel，RTTL）表述述，即从行行为域到结结构域的

31、综综合，是行行为综合。（3）从RRTL级表表述转换到到逻辑门（包包括触发器器）的表述述，即逻辑辑综合。（4）从逻逻辑门表述述转换到版版图表述（AASIC设设计），或或转换到FFPGA的的配置网表表文件，可可称为版图图综合或结结构综合。一般地，综综合是仅对对应于HDDL而言的的。利用HHDL综合合器对设计计进行综合合是十分重重要的一步步，因为综综合过程将将把软件设设计的HDDL描述与与硬件结构构挂钩，是是将软件转转化为硬件件电路的关关键步骤，是是文字描述述与硬件实实现的一座座桥梁。综综合就是将将电路的高高级语言（如如行为描述述）转换成成低级的，可可与FPGGA/CPPLD的基基本结构相相映射的网

32、网表文件或或程序。当输入的HHDL文件件在EDAA工具中检检测无误后后，首先面面临的是逻逻辑综合，因因此要求HHDL源文文件中的语语句都是可可综合的。在综合之后后，HDLL综合器一一般都可以以生成一种种或多种文文件格式网网表文件，如如EDIFF、VHDDL、Veeriloog等标准准格式，在在这种网表表文件中用用各自的格格式描述电电路的结构构，如在VVHDL网网表文件中中采用VHHDL的语语法，用结结构描述的的风格重新新诠释综合合后的电路路结构。整个综合过过程就是将将设计者在在EDA平平台上编辑辑输入的HHDL文本本、原理图图或状态图图形描述，依依据给定的的硬件结构构组件和约约束控制条条件进行

33、编编译、优化化、转换和和综合，最最终获得门门级电路甚甚至更底层层的电路描描述网表文文件。由此此可见，综综合器工作作前，必须须给定最后后实现的硬硬件结构参参数，它的的功能就是是将软件描描述与给定定的硬件结结构用某种种网表文件件的方式对对应起来，成成为相应的的映射关系系。如果把把综合理解解为映射过过程，那么么显然这种种映射不是是唯一的，并并且综合的的优化也不不是单纯的的或一个方方向的。为为达到速度度、面积、性性能的要求求，往往需需要对综合合加以约束束，称为综综合约束。1.5.33 布线线布局（适适配）适配器也称称结构综合合器，它的的功能是将将由综合器器产生的网网表文件配配置于指定定的目标器器件中，

34、使使之产生最最终的下载载文件，如如JEDEEC、Jaam格式的的文件。适适配所选定定的目标器器件必须属属于原综合合器指定的的目标器件件系列。通通常，EDDA软件中中的综合器器可由专业业的第三方方EDA公公司提供，而而适配器则则需由FPPGA/CPLDD供应商提提供，因为为适配器的的适配对象象直接与器器件的结构构细节相对对应。适配器就是是将综合后后网表文件件针对某一一具体的目目标器件进进行逻辑映映射操作，其其中包括底底层器件配配置、逻辑辑分割、优优化、布局局布线操作作。适配完完成后可以以利用适配配所产生的的仿真文件件作精确的的时序仿真真，同时产产生可用于于编程的文文件。1.5.44 仿真真在编程

35、下载载前必须利利用EDAA工具对适适配生成的的结果进行行模拟测试试，就是所所谓的仿真真。仿真就是让让计算机根根据一定的的算法和一一定的仿真真库对EDDA设计进进行模拟，以以验证设计计，排除错错误。仿真真是在EDDA设计过过程中的重重要步骤。图图1-1所所示的时序序与功能门门级仿真通通常由PLLD公司的的EDA开开发工具直直接提供（当当然也可以以选用第三三方的专业业仿真工具具），它可可以完成两两种不同级级别的仿真真测试：（1）时序序仿真。就就是接近真真实器件运运行特性的的仿真，仿仿真文件中中已包含了了器件硬件件特性参数数，因而仿仿真精度高高。但时序序仿真的仿仿真文件必必须来自针针对具体器器件的适

36、配配器。综合合后所得的的EDIFF等网表文文件通常作作为FPGGA适配器器的输入文文件，产生生的仿真网网表文件中中包含了精精确的硬件件延迟信息息。（2）功能能仿真。是是直接对VVHDL、原原理图描述述或其他描描述形式的的逻辑功能能进行测试试模拟，以以了解其实实现的功能能是否满足足原设计要要求的过程程。仿真过过程不涉及及任何具体体器件的硬硬件特性。不不经历适配配阶段，在在设计项目目编辑编译译（或综合合）后即可可进入门级级仿真器进进行模拟测测试。直接接进行功能能仿真的好好处是设计计耗时短，对对硬件库、综综合器等没没有任何要要求。1.5.55 下载载和硬件测测试把适配后生生成的下载载或配置文文件，通

37、过过编程器或或编程电缆缆向FPGGA或CPPLD进行行下载，以以便进行硬硬件调试和和验证（HHardwware Debuugginng）。通常，将对对CPLDD的下载称称为编程（PProgrram），对对FPGAA中的SRRAM进行行直接下载载的方式称称为配置（CConfiiguree），但对对于反熔丝丝结构和FFlashh结构的FFPGA的的下载和对对FPGAA的专用配配置ROMM的下载仍仍称为编程程。FPGA与与CPLDD的分类主主要是根据据其结构特特点和工作作原理进行行。通常的的分类方法法有以下几几种：（1）以乘乘积项结构构方式构成成逻辑行为为的器件称称为CPLLD，如LLattiice

38、的iispLSSI系列、XXilinnx的XCC95000系列、AAlterra的MAAX70000系列和和Latttice（原原Vanttis）的的Machh系列等。（2）以查查表法结构构方式构成成逻辑行为为的器件称称为FPGGA，如XXilinnx的SPPARTAAN系 列、AAlterra的FLLEX100K、ACCEX1KK或Cycclonee系列等。当然也有从从下载方式式上分的。有有关FPGGA/CPPLD下载载的详细情情况将在第第2章中介介绍。最后是将含含有载入了了设计的FFPGA或或CPLDD的硬件系系统进行统统一测试，以以便最终验验证设计项项目在目标标系统上的的实际工作作情况，

39、以以排除错误误，改进设设计。1.6 Quarrtus II概述述本书给出的的所有示例例和实验都都是基于QQuarttus III的，其其应用方法法和设计流流程对于其其他流行EEDA工具具的使用具具有一定的的典型性和和普遍性，所所以在此对对它作一些些介绍。QuarttusII是AAlterra提供的的FPGAA/CPLLD开发集集成环境，AAlterra是世界界最大的可可编程逻辑辑器件供应应商之一。QQuarttusII在221世纪初初推出，是是Alteera前一一代FPGGA/CPPLD集成成开发环境境MAX+pluss II的的更新换代代产品，其其界面友好好，使用便便捷。在QQuarttus

40、II上可可以完成11.5节所所述的整个个流程，它它提供了一一种与结构构无关的设设计环境，使使设计者能能方便地进进行设计输输入、快速速处理和器器件编程。Alterra的Quarrtus II 提供供了完整的的多平台设设计环境，能能满足各种种特定设计计的需要，也也是单芯片片可编程系系统（SOOPC）设设计的综合合性环境和和SOPCC开发的基基本设计工工具，并为为Alteera DDSP开发发包进行系系统模型设设计提供了了集成综合合环境。QQuarttus III设计工工具完全支支持VHDDL、Veeriloog的设计计流程，其其内部嵌有有VHDLL、Verrilogg逻辑综合合器。Quuartuu

41、sIII也可以利利用第三方方的综合工工具，如LLeonaardo Specctrumm、Synnpliffy Prro、FPPGA CCompiilerII，并并能直接调调用这些工工具。同样样，QuaartussII具备备仿真功能能，同时也也支持第三三方的仿真真工具，如如ModeelSimm。此外，QQuarttusII与MMATLAAB和DSSP Buuildeer结合，可可以进行基基于FPGGA的DSSP系统开开发和数字字通信模块块的开发。QuarttusII包括模模块化的编编译器。编编译器包括括的功能模模块有分析析/综合器器（Anaalysiis & Syntthesiis）、适适配器（

42、FFitteer）、装装配器（AAssemmblerr）、时序序分析器（Timing Analyzer）、设计辅助模块（Design Assistant）、EDA网表文件生成器（EDA Netlist Writer）、编辑数据接口（Compiler Database Interface）等。可以通过选择 Start Compilation来运行所有的编译器模块，也可以通过选择Start单独运行各个模块。还可以通过选择 Compiler Tool （Tools 菜单），在 Compiler Tool窗口中运行该模块来启动编译器模块。在 Compiler Tool 窗口中，可以打开该模块的设置文件

43、或报告文件，或打开其他相关窗口。此外，Quuartuus II还包含含许多十分分有用的LLPM（LLibraary oof Parammeterrizedd Modulles）模模块，它们们是复杂或或高级系统统构建的重重要组成部部分，在SSOPC设设计中被大大量使用，也也可与QuuartuusIII普通设计计文件一起起使用。AAlterra提供的的LPM函数数均基于AAlterra器件的的结构做了了优化设计计。在许多多实用情况况中，必须须使用宏功功能模块才才可以使用用一些Allteraa特定器件件的硬件功功能，例如如各类片上上存储器、DSP模块、LVDS驱动器、PLL以及SERDES和DDIO

44、电路模块等。图1-2所所示的上排排是Quaartuss II编编译设计主主控界面，它它显示了QQuarttus III自动设设计的各主主要处理环环节和设计计流程，包包括设计输输入编辑、设设计分析与与综合、适适配、编程程文件汇编编（装配）、时时序参数提提取以及编编程下载几几个步骤。在在图1-22所示下排排的流程框框图，是与与上面的QQuarttus III设计流流程相对照照的标准的的EDA开开发流程。QuarttusII编译译器支持的的硬件描述述语言有VVHDL（支支持VHDDL87及VVHDL97标准准）、Veeriloog HDDL及AHHDL（AAlterra HDDL）。Quarttus

45、II支持持层次化设设计，可以以在一个新新的编辑输输入环境中中对使用不不同输入设设计方式完完成的模块块（元件）进进行调用，从从而解决了了原理图与与HDL混混合输入设设计的问题题。在设计计输入之后后，Quaartuss II的的编译器将将给出设计计输入的错错误报告。可可以使用QQuarttus III带有的的RTL Viewwer观察察综合后的的RTL图图。图1-2 Quaartuss II设设计流程1.7 IP核IP就是知知识产权核核或知识产产权模块的的意思，在在EDA技技术和开发发中具有十十分重要的的地位。美美国著名的的Dataaquesst咨询公公司将半导导体产业的的IP定义为为用于ASSI

46、C或FFPGA/CPLDD中的预先先设计好的的电路功能能模块。IIP分软IIP、固IP和硬IP。软IP是用用VHDLL等硬件描描述语言描描述的功能能块，但是是并不涉及及用什么具具体电路元元件实现这这些功能。软软IP通常是是以硬件描描述语言HHDL源文文件的形式式出现，应应用开发过过程与普通通的HDLL设计也十十分相似，只只是所需的的开发软硬硬件环境比比较昂贵。软软IP的设计计周期短，设设计投入少少。由于不不涉及物理理实现，为为后续设计计留有很大大的发挥空空间，增大大了IP的灵活活性和适应应性。软IIP的弱点点是在一定定程度上使使后续工序序无法适应应整体设计计，从而需需要一定程程度的软IIP修正

47、，在在性能上也也不可能获获得全面的的优化。固IP是完完成了综合合的功能块块。它有较较大的设计计深度，以以网表文件件的形式提提交客户使使用。如果果客户与固固IP使用同同一个ICC生产线的的单元库，IP应用的成功率会高得多。硬IP提供供设计的最最终阶段产产品掩模。随随着设计深深度的提高高，后续工工序所需要要做的事情情就越少，当当然，灵活活性也就越越小。不同同的客户可可以根据自自己的需要要订购不同同的IP产品。由由于通信系系统越来越越复杂，PPLD的设设计也更加加庞大，这这增加了市市场对IPP核的需求求。各大FFPGA/CPLDD厂家继续续开发新的的商品IPP，并且开开始提供“硬件”IP，即将将一些

48、功能能在出厂时时就固化在在芯片中。实际上，IIP的概念念早已在IIC设计中中使用，应应该说标准准单元库（SStanddard Celll libbraryy）中的功功能单元就就是IP的的一种形式式。IC生生产厂家（FFounddry）为为扩大业务务，提供精精心设计并并经过工艺艺验证的标标准单元，以以吸引ICC设计公司司（往往是是Fablless，无无生产线IIC公司）成成为其客户户，同时向向客户免费费提供相关关的数据资资料。于是是IC设计计师十分乐乐于使用成成熟、优化化的单元完完成自己的的设计，这这样既可以以提高效率率，又可以以减少设计计风险。设设计师一旦旦以这些数数据完成设设计，自然然也就必须须要到这家家Founndry去去做工艺流流片，这就就使Fouundryy达到了扩扩大营业的的目的。标准单元使使用者除与与Founndry签签订“标准单元元数据不扩扩散协议”之外，无无须另交单单元库的使使用费，因因此Fouundryy并没有直直接获取IIP的收益益，只是通通过扩大营营业间接收收到单元库库的IP效效益，这就就是IP的的初级形式式。今天的IPP已远远超超出了这个个水平，它它已经成为为IC设计计的一项独独立技术，成成为实现SSOC设计计的技术支支撑以及AASIC设设计方法学学中的学科科分支。从集成规模模上说，现现在的IPP库