福州大学微电子卓越班数字集成电路课程设计报告ciuj.docx

《福州大学微电子卓越班数字集成电路课程设计报告ciuj.docx》由会员分享，可在线阅读，更多相关《福州大学微电子卓越班数字集成电路课程设计报告ciuj.docx（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字集成成电路课课程设计计题 目：4 bbitss超前加加法进位位器的全全定制设设计 姓 名：席高照照学 号：111100008333学 院：物理与与信息工工程学院院专 业：微电子子（卓越越班）年 级：20110级指导教师师： 陈陈群超 （签名名） 20013 年 6 月 3 日目 录录第1章 概述11.1 课程设设计目的的11.2 课程设设计的主主要内容容11.2.1 设设计题目目11.2.2设计内内容1第2章 功能分分析及逻逻辑分析析22.1 功能分分析22.2推推荐工作作条件332.3电电性能332.4真真值表662.5表表达式662.6电电路图77第3章 电路设设计与器器件参数数设计8

2、83.1性性能指标标：83.2模模块划分分83.2.1输出出级电路路设计883.2.2内部部反相器器93.2.3内部部电路等等效93.2.4输入入级电路路103.2.5输出缓缓冲级电电路103.2.6输入、输输出保护护电路1103.3本本章小结结11第4章电电路模拟拟与仿真真124.1电电路搭建建124.1.1建立立新库1124.1.2建立立schhemaaticc viiew1134.1.3建立立symmboll144.1.4建立立总体电电路scchemmatiic vvieww144.1.5建立立总体ssymbbol1154.1.6测试试电路1164.2功功能仿真真164.3功功耗仿真真1

3、84.4仿仿真结果果分析1184.5本本章小结结18第5章版版图设计计195.1原原理195.2反反相器版版图195.3输输入级2205.4输输出级2205.5输输出缓冲冲205.6异异或门2215.7或或非门2235.8与与非门245.9整整体版图图255.100本章小小结25心得266参考文献献27附录288附录1 74LLS2883中文文资料228第1章 概述1.1 课程设设计目的的 综合应用用已掌握握的知识识 熟悉集成成电路设设计流程程 熟悉集成成电路设设计主流流工具 强化学生生的实际际动手能能力 培养学生生的工程程意识和和系统观观念 培养学生生的团队队协作能能力1.2 课程设设计的主

4、主要内容容1.2.1 设设计题目目4bitts超前前进位加加法器全全定制设设计 1.2.2 设设计要求求Vdd=1.88V,VVoH=4.66V,VVol=0.44V可驱动110个LLSTTTL电路路（相对对于155pf电电容负载载）1.2.3 设设计内容容 功能分析析及逻辑辑分析 电路设计计及器件件参数设设计 估算功耗耗与延时时 电路模拟拟与仿真真 版图设计计 版图数据据提交及及考核，课课程设计计总结第2章 功能分分析及逻逻辑分析析2.1功功能分析析742883为44为超前前进位加加法器，不不同于普普通串行行进位加加法器由由低到高高逐级进进位，超超前进位位加法器器所有位位数的进进位大多多数情

5、况况下同时时产生，运运算速度度快，电电路结构构复杂。其其管脚图图如下：图2-11742883芯片片的引脚脚功能表表：引脚位符号名称及功功能4,1,13,10和输出端端5，3,14,12A1，AA2，AA3，AA4运算输入入端6，2,15,11B1，BB2，BB3，BB4运算输入入端7C0进位输入入端9C4进位输出出端8GND接地（00V）16Vcc正电压电电源表2-11 7442833引脚功功能2.2推推荐工作作条件表2-22SMIIC 00.188工艺工工作条件件2.3电电特性表2-33-1直直流工作作规格SymbbolParaametter ConndittionnsMinTyp(Nott

6、e 11)MaxUnittsInpuut cclammp vvolttagee=Minn =-18mmA-1.55VHighh Leeverr Ouutpuut VVolttageeDM5442.53.4VDM7442.73.4Low Levver Outtputt VooltaageDM5440.2550.4VDM7440.3550.4DM7440.2550.4Inpuut ccurrrenttMaax iinpuut vvolttageeA BB0.5mACO0.1Highh Leeverr Innputt CuurreentA BB40uACO20Low Levver Inpput Cu

7、rrrenntA BB-0.88mACO-0.44Shorrt ccirccuitt ouutpuut (Notte 22)DN544-1000mADM744-1000Suppply currrennt(Notte 33)1934mASuppply currrennt(Notte 44)2239mA表2-33-2交交流特性性SymbbolParaametterFromm(Innputt)To(OOutpput)UnittsMinMaxMinMaxProppagaatioon DDelaay TTimee Loow tto HHighh Leeverr OuutpuutCO tto,1011ns

8、Proppagaatioon DDelaay TTimee Hiigh to Loww Leeverr OuutpuutCO tto,1012nsProppagaatioon DDelaay TTimee Loow tto HHighh Leeverr OuutpuutCO tto1011nsProppagaatioon DDelaay TTimee Hiigh to Loww Leeverr OuutpuutCO tto1012nsProppagaatioon DDelaay TTimee Loow tto HHighh Leeverr OuutpuutCO tto1011nsProppag

9、aatioon DDelaay TTimee Hiigh to Loww Leeverr OuutpuutCO tto1012nsProppagaatioon DDelaay TTimee Loow tto HHighh Leeverr Ouutpuut to 1011nsProppagaatioon DDelaay TTimee Hiigh to Loww Leeverr Ouutpuut to 1012nsProppagaatioon DDelaay TTimee Loow tto HHighh Leeverr OuutpuutCO tto CC4810nsProppagaatioon D

10、Delaay TTimee Hiigh to Loww Leeverr OuutpuutCO tto CC4811nsProppagaatioon DDelaay TTimee Loow tto HHighh Leeverr Ouutpuut to C4810nsProppagaatioon DDelaay TTimee Hiigh to Loww Leeverr Ouutpuut to C4811ns2.4真真值表表2-44真值表表2.5表表达式定义两个个中间变变量Gii和Pii： 所以： 进而可得得各位进进位信号号的罗辑辑表达如如下2.6电电路图图2-22第3章 电路设设计及器器件参数数设

11、计3.1性性能指标标Vdd=1.88V,VVoH=4.66V,VVol=0.44V可驱动110个LLSTTTL电路路（相对对于155pf电电容负载载）3.2模模块划分分根据电路路原理，可可以将加加法器的的电路分分为五级级：输入入级、内内部反相相器、内内部逻辑辑门、输输出级和和输出缓缓冲级。3.2.1输出出级电路路设计其中VDD=1.88V 联联立可求求得 Wn=118.77u19uu WP=33.933Wn=73.9u74uuL=0.18uu3.2.2内部部反相器器其中 Tr=TTf=1nns，为为负载电电容 一般来说说，内部部反相器器的负载载由三个个部分电电容构成成，分别别是：本级漏极极的P

12、NN结电容容Cpnn下级的栅栅电容CCg连线杂散散电容CCsCj是单单位面积积的结电电容，CCjsww是单位位长度的的周边电电容，bb为有源源区宽度度，这里里取0.3umm。所以 Cg=(Wn+Wp)LCoxx= 1150.7pFF这里的WWn和WWp近似似取输出出级的WWn和WWp的值值一般情况况下，连连线杂散散电容远远小于栅栅电容，故故本次设设计忽略略Cs的的影响综合上述述三部分分的电容容量，可可以得到到内部反反相器的的负载由于trr=tf，由由公式可可近似认认为故由tr=tf=11ns，可得Wn=00.18887uum，取取Wn=0.222umm，则WWp=00.755um3.2.3内部

13、部电路等等效内部逻辑辑门的设设计采用用与非门门的等效效反相器器设计，也也就是根根据晶体体管的串串并联关关系，再再根据等等效反相相器中相相应晶体体管的尺尺寸，直直接获得得与非门门的各晶晶体管的的尺寸的的方法。以两输入入与非门门为例： P管的WW/L的的计算将两输入入与非门门的两个个并联PP管等效效为内部部反相器器的P管管，为保保证在只只有一个个PMOOS管导导通的情情况下，仍仍能获得得所需要要的上升升时间，要要求各PPMOSS管的宽宽长比与与反相器器中的PPMOSS管相同同，即WWp=00.755um N管的WW/L的的计算考虑到NN管的串串联结构构，为保保持下降降时间不不变，各各N管的的等效电

14、电阻必须须缩小33倍，也也就是它它们的宽宽长比必必须是反反相器中中的管的的宽长比比的3倍，即即Wn=0.666umm同理可得得其他门门的管子子的尺寸寸。3.2.4输入入级电路路 提拉管PPM1的的(W/L)的的计算为了节省省面积，同同时又能能使较快快上升，取取(W/L)=3，此此处的LL=0.18uum，即即W=0.54uum。 CMOSS反相器器PM00管(W/L)的的计算这个管的的(W/L)可可以参考考内部反反相器的的计算过过程，这这里取(W/LL)=00.755um/0.118umm。 CMOSS反相器器N管(W/LL)的计计算由于要与与兼容，而而的输出出电平在在0.22V到2VV之间，

15、因因此要选选取反相相器的转转换电平平为另外，由由半导体体器件物物理知识识可知：算出 所以所以以3.2.5输出缓缓冲级电电路由于输出出级要驱驱动TTTL电路路，故输输出级部部分要在在输出级级前加入入一级缓缓冲级电电路。如图所示示，将与与输出级级的异或或门和或或非门等等效为一一个反相相器，与与中间级级缓冲级级电路计计算相类类似，可可以算得得缓冲级级N、PP管的尺尺寸。N=(443+992)/(2.5+55)=118 (W/LL)n=18=0.777umm/0.18uum (W/LL)p=3.99318=3umm/0.18uum3.2.6输入、输输出保护护电路因为MOOS器件件的栅极极有极高高的绝缘

16、缘电阻，当当栅极处处于浮置置状态时时，由于于某种原原因，感感应的电电荷无法法很快地地泄放掉掉。而MMOS器器件的栅栅氧化层层极薄，这这些感应应的电荷荷使得MMOS器器件的栅栅与衬底底之间产产生非常常高的电电场。该该电场强强度如果果超过栅栅氧化层层的集成成极限，则则发生栅栅击穿，使使MOSS器件失失效，因因此要设设置保护护电路。保护电路路，采用用标准形形式，可可从工艺艺文件中中直接调调用标准准焊盘电电路。3.3本本章小结结通过本次次实验，我我了解了了集成电电路设计计时候的的电路划划分，了了解了在在不同位位置需要要有什么么样的管管子，如如输入输输出要有有保护电电路，驱驱动较大大的负载载需要设设计较

17、大大尺寸的的管子。同同时我还还掌握了了不同管管子的尺尺寸的计计算方法法，以及及电容的的计算方方法。第4章 电路模拟拟与仿真真4.1电电路搭建建 4.1.11建立新新库 图4-14.1.2建立立schhemaaticc viiew图4-22图4-334.1.3建立立symmboll图4-44其它逻辑辑门电路路同样过过程建立立schhemaaticc viiew和和symmboll viiew。4.1.4建立立总体电电路scchemmatiic vvieww图4-554.1.5建立立总体ssymbbol图4-664.1.6测试试电路图4-774.2功功能仿真真图4-88图4-99图4-110图中从

18、上上到下依依次是AA1A22A3A44,B11B2(图图4-88）B33B4,CCin（图图4-99）,CC4 SS1 SS2 SS3 SS4（图图4-110）。4.3功功耗仿真真图4-1114.4仿仿真结果果分析通过仿真真结果可可以看出出电路逻逻辑功能能正确，能能实现加加法及进进位。从从A4到到Z4的的延时满满足，功功耗为66.633mW。仿仿真的频频率为550MHHz。4.5本本章小结结通过本次次实验，我我了解了了caddencce的使使用，学学会了画画原理图图及仿真真，并对对仿真结结果进行行分析。第5章 版图设计计5.1原原理版图设计计时采用用层次化化，全手手工的形形式设计计版图。整整个

19、版图图设计的的思想是是先小后后大，即即先画出出各级的的版图，并并进行DDRC检检查，检检查无误误后进行行保存，最最后调用用这些单单元进行行最后的的版图设设计。另另外，本本次设计计的COOMS尺尺寸有些些比较大大，故画画版图时时多以梳梳状形式式来设计计，这样样可以减减小版图图的面积积，而又又能保持持其原来来的性能能。工具具Virrtusso的使使用。5.2反反相器版版图 图图5-11 图55-25.3输输入级图5-335.4输输出级图5-445.5输输出缓冲冲图5-555.6异异或门图5-665.7或或非门图5-775.8与与非门图5-885.9整整体版图图图5-995.100本章小小结通过本次

20、次实验，我我了解了了工具VVirttusoo的使用用，学会会了画版版图及仿仿真及在在绘制版版图过程程中规则则的定义义。心 得本次课程程设计我我选择了了4Biit超前前进位加加法器。相相比于其其他加法法器，超超前进位位加法器器最大优优点在于于减少了了进位等等待延迟迟，大大大提高了了运算的的速度，因因此在其其他的运运算器中中得到了了广泛应应用。但但是相比比于同组组人的加加法器也也复杂了了许多。做课程设设计同时时也是对对课本知知识的巩巩固和加加强，由由于课本本上的知知识太多多，平时时课间的的学习并并不能很很好的理理解和运运用，而而且考试试内容有有限，所所以在这这次课程程设计过过程中，对对整个数数字芯

21、片片全定制制设计流流程有了了一个总总体的认认识。学学会了数数字集成成电路中中MOSS管参数数的设计计。我们们更加明明白了很很多比如如说寄生生电容包包含几部部分，分分别怎么么计算，还还有寄生生电容对对芯片功功耗和延延时的影影响及估估算等课课堂上学学过又很很模糊的的东西。同同时也熟熟练掌握握了caadannce软软件操作作。印象最深深的是版版图设计计当中遇遇到了非非常多的的困难，包括院院里的不不熟悉，软软件操作作的不熟熟悉，由由于自己己粗心误误删数据据，仿真真的失败败，最初初设计的的不合规规范，反反震结果果错误等等等。通通过老师师与同学学们热心心的帮助助以及自自己重新新的学习习，终于于还算是是较为顺顺利的完完成了课课设在设计过过程中，经经常会遇遇到这样样那样的的情况，但但归根结结底是理理论知识识不够扎扎实，缺缺乏足够够的耐心心和一丝丝不苟的的态度。通过这次次课程设设计，加加强了我我们动手手、思考考和解决决问题的的能力。也让我加深了对知识的理解与运用。最后谢谢谢老师和和同学们们无私的的帮助！参考文献献1 阎石数数字电子子技术基基础北京：高等教教育出版版社，2000651944-19962 曾庆贵集成电电路版图图设计北京：机械工工业出版版社，20008，23 单片机自自学网(wwww.c551.ccn)742283中中文资料料20100，4. 附 录录附录1 742283中中文资料料