本章首先介绍EDA技术和硬件描述语言及其发展过程339.docx

《本章首先介绍EDA技术和硬件描述语言及其发展过程339.docx》由会员分享，可在线阅读，更多相关《本章首先介绍EDA技术和硬件描述语言及其发展过程339.docx（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、概 述 第1章第1章 概 述本章首先介绍EDA技术和硬件描述语言及其发展过程，然后介绍基于EDA技术和VHDL的设计流程，以及EDA设计工具Quartus II。1.1 电子设计自动化技术及其发展微电子技术术的进步步主要表表现在大大规模集集成电路路加工技技术即半半导体工工艺技术术的发展展上，使使得表征征半导体体工艺水水平的线线宽已经经达到了了60nnm，并并还在不不断地缩缩小，而而在硅片片单位面面积上，集集成了更更多的晶晶体管。集集成电路路设计正正在不断断地向超超大规模模、极低低功耗和和超高速速的方向向发展，专专用集成成电路AASICC（Apppliicattionn Sppeciificc

2、Innteggratted Cirrcuiit）的的设计成成本不断断降低，在在功能上上，现代代的集成成电路已已能够实实现单片片电子系系统SOOC（SSysttem On a CChipp）。现代电子设设计技术术的核心心已日趋趋转向基基于计算算机的电电子设计计自动化化技术，即即EDAA（Ellecttronnic Dessignn Auutommatiion）技技术。EEDA技技术就是是依赖功功能强大大的计算算机，在在EDAA工具软软件平台台上，对对以硬件件描述语语言HDDL（HHarddwarre DDesccripptioon LLangguagge）为为系统逻逻辑描述述手段完完成的设设计文

3、件件，自动动地完成成逻辑编编译、化化简、分分割、综综合、布布局布线线以及逻逻辑优化化和仿真真测试，直直至实现现既定的的电子线线路系统统功能。EEDA技技术使得得设计者者的工作作仅限于于利用软软件的方方式，即即利用硬硬件描述述语言和和EDAA软件来来完成对对系统硬硬件功能能的实现现，这是是电子设设计技术术的一个个巨大进进步。EDA技术术在硬件件实现方方面融合合了大规规模集成成电路制制造技术术、ICC版图设设计、AASICC测试和和封装、FFPGAA（Fiieldd Prrogrrammmablle GGatee Arrrayy）/CCPLDD（Coompllex Proograammaablee

4、 Loogicc Deevicce）编编程下载载和自动动测试等等技术；在计算算机辅助助工程方方面融合合了计算算机辅助助设计（CCAD）、计计算机辅辅助制造造（CAAM）、计计算机辅辅助测试试（CAAT）、计计算机辅辅助工程程（CAAE）技技术以及及多种计计算机语语言的设设计概念念；而在在现代电电子学方方面则容容纳了更更多的内内容，如如电子线线路设计计理论、数数字信号号处理技技术、数数字系统统建模和和优化技技术及长长线技术术理论等等。因此此，EDDA技术术为现代代电子理理论和设设计的表表达与实实现提供供了可能能性。正正因为EEDA技技术丰富富的内容容以及与与电子技技术各学学科领域域的相关关性，其

5、其发展的的历程同同大规模模集成电电路设计计技术、计计算机辅辅助工程程、可编编程逻辑辑器件，以以及电子子设计技技术和工工艺的发发展是同同步的。就就过去近近30年年的电子子技术的的发展历历程，可可大致将将EDAA技术的的发展分分为3个个阶段。20世纪770年代代，在集集成电路路制作方方面，MMOS工工艺得到到广泛的的应用；可编程程逻辑技技术及其其器件问问世，计计算机作作为一种种运算工工具在科科研领域域得到广广泛应用用。而在在后期，CCAD的的概念已已见雏形形，这一一阶段人人们开始始利用计计算机取取代手工工劳动，辅辅助进行行集成电电路版图图编辑、PPCB布布局布线线等工作作。20世纪880年代代，集

6、成成电路设设计进入入了CMMOS（互互补场效效应管）时时代，复复杂可编编程逻辑辑器件进进入商业业应用，相相应的辅辅助设计计软件投投入使用用；而在在80年年代末，出出现了FFPGAA；CAAE和CCAD技技术的应应用更为为广泛，它它们在PPCB设设计方面面的原理理图输入入、自动动布局布布线及PPCB分分析，以以及逻辑辑设计、逻逻辑仿真真、布尔尔方程综综合和化化简等方方面担任任了重要要的角色色。特别别是各种种硬件描描述语言言的出现现、应用用和标准准化方面面的重大大进步，为为电子设设计自动动化必须须解决的的电路建建模、标标准文档档及仿真真测试奠奠定了基基础。进入20世世纪900年代，随随着硬件件描述

7、语语言的标标准化进进一步确确立，计计算机辅辅助工程程、辅助助分析和和辅助设设计在电电子技术术领域获获得更加加广泛的的应用。与与此同时时，电子子技术在在通信、计计算机及及家电产产品生产产中的市市场需求求和技术术需求，极极大地推推动了全全新的电电子设计计自动化化技术的的应用和和发展，特特别是集集成电路路设计工工艺步入入了超深深亚微米米阶段，百百万门以以上的大大规模可可编程逻逻辑器件件的陆续续面世，以以及基于于计算机机技术的的面向用用户的低低成本大大规模AASICC设计技技术的应应用，促促进了EEDA技技术的形形成。更更为重要要的是各各EDAA公司致致力于推推出兼容容各种硬硬件实现现方案和和支持标标

8、准硬件件描述语语言的EEDA工工具软件件的研究究，更有有效地将将EDAA技术推推向成熟熟和实用用。EDA技术术在进入入21世世纪后，得得到了更更大的发发展，突突出表现现在以下下几个方方面：l 在FPGAA上实现现DSPP（数字字信号处处理）应应用成为为可能，用用纯数字字逻辑进进行DSSP模块块的设计计，使得得高速DDSP实实现成为为现实，并并有力地地推动了了软件无无线电技技术的实实用化和和发展。基基于FPPGA的的DSPP技术，为为高速数数字信号号处理算算法提供供了实现现途径。l 嵌入式处理理器软核核的成熟熟，使得得SOPPC（SSysttem On a PProggrammmabble Ch

9、iip）步步入大规规模应用用阶段，在在一片FFPGAA上实现现一个完完备的数数字处理理系统成成为可能能。l 在仿真和设设计两方方面支持持标准硬硬件描述述语言的的功能强强大的EEDA软软件不断断推出。l 电子技术领领域全方方位融入入EDAA技术，除除了日益益成熟的的数字技技术外，传传统的电电路系统统设计建建模理念念发生了了重大的的变化，如如软件无无线电技技术的崛崛起、模模拟电路路系统硬硬件描述述语言的的表达和和设计的的标准化化、系统统可编程程模拟器器件的出出现、数数字信号号处理和和图像处处理的全全硬件实实现方案案的普遍遍接受以以及软硬硬件技术术的进一一步融合合等。l EDA使得得电子领领域各学学

10、科的界界限更加加模糊，更更加互为为包容，如如模拟与与数字、软软件与硬硬件、系系统与器器件、AASICC与FPPGA、行行为与结结构等。l 基于EDAA的用于于ASIIC设计计的标准准单元已已涵盖大大规模电电子系统统及复杂杂IP核核模块。l 软硬IP（Intellectual Property）核在电子行业的产业领域广泛应用。l SOC高效效低成本本设计技技术的成成熟。l 系统级、行行为验证证级硬件件描述语语言的出出现（如如Sysstemm C），使使复杂电电子系统统的设计计和验证证趋于简简单。1.2 电子设设计自动动化应用用对象一般地说，利利用EDDA技术术进行电电子系统统设计，最最后实现现的

11、目标标是以下下3种：l 全定制或半半定制AASICC。l FPGA/CPLLD（或或称可编编程ASSIC）开开发应用用。l PCB（印印制电路路板）。实现目标的的前两项项可以归归结为专专用集成成电路AASICC的设计计和实现现，ASSIC是是最终的的物理平平台，集集中容纳纳了用户户通过EEDA技技术将电电子应用用系统的的既定功功能和技技术指标标具体实实现的硬硬件实体体。一般般而言，专专用集成成电路就就是具有有专门用用途和特特定功能能的独立立集成电电路器件件。根据据这个定定义，作作为EDDA技术术最终实实现目标标的ASSIC，可可以通过过下面33种途径径来完成成。1. 超大大规模可可编程逻逻辑器

12、件件FPGA和和CPLLD是实实现这一一途径的的主流器器件，它它们的特特点是直直接面向向用户、具具有极大大的灵活活性和通通用性、使使用方便便、硬件件测试和和实现快快捷、开开发效率率高、成成本低、上上市时间间短、技技术维护护简单、工工作可靠靠性好等等。FPPGA和和CPLLD的应应用是EEDA技技术有机机融合软软硬件电电子设计计技术以以及对自自动化设设计与自自动化实实现最典典型的诠诠释。由由于FPPGA和和CPLLD的开开发工具具、开发发流程和和使用方方法与AASICC有相通通之处，因因此这类类器件通通常也被被称为可可编程专专用ICC，或可可编程AASICC。2. 半定定制或全全定制AASICC

13、根据实现的的工艺，基基于EDDA设计计技术的的半定制制或全定定制ASSIC可可统称为为掩模（MMASKK）ASSIC，或或直接称称ASIIC。AASICC大致分分为门阵阵列ASSIC、标标准单元元ASIIC和全全定制AASICC。l 门阵列ASSIC：门阵列列芯片包包括预定定制相连连的PMMOS和和NMOOS晶体体管行。设设计中，用用户可以以借助EEDA工工具将原原理图或或硬件描描述语言言模型映映射为相相应门阵阵列晶体体管配置置，创建建一个指指定金属属互连路路径文件件，从而而完成门门阵列AASICC开发。由由于有掩掩模的创创建过程程，门阵阵列有时时也称掩掩模可编编程门阵阵列（MMPGAA）。但

14、但是MPPGA与与FPGGA完全全不同，它它不是用用户可编编程的，也也不属于于可编程程逻辑范范畴，而而是实际际的ASSIC。MMPGAA出现在在FPGGA之前前，FPPGA技技术则源源自MPPGA。现现在，AAlteera的的HarrdCoopy、HHarddCoppyII技技术，可可以提供供一种把把FPGGA的设设计转化化为结构构化ASSIC的的途径。l 标准单元AASICC：目前前大部分分ASIIC是使使用库中中的不同同大小的的标准单单元设计计的，这这类芯片片一般称称作基于于单元的的集成电电路（CCelll-baasedd Innteggratted Cirrcuiits，CBIIC）。在

15、设计计者一级级，库包包括不同同复杂程程度的逻逻辑元件件，如SSSI逻逻辑块、MMSI逻逻辑块、数数据通道道模块、存存储器、IIP以及及系统级级模块。库库还包含含每个逻逻辑单元元在硅片片级的完完整布局局，使用用者只需需利用EEDA软软件工具具与逻辑辑块描述述打交道道即可，完完全不必必关心电电路布局局的细节节。在标标准单元元布局中中，所有有扩散、接接触点、过过孔、多多晶通道道及金属属通道都都已完全全确定，当当该单元元用于设设计时，通通过EDDA软件件产生的的网表文文件将单单元布局局块“粘贴”到芯片片布局之之上的单单元行上上。标准准单元AASICC设计与与FPGGA设计计开发的的流程相相似。l 全定

16、制芯片片：全定定制芯片片中，在在针对特特定工艺艺建立的的设计规规则下，设设计者对对于电路路的设计计有完全全的控制制权，如如线的间间隔和晶晶体管大大小的确确定。该该领域的的一个例例外是混混合信号号设计，使使用通信信电路的的ASIIC可以以定制设设计其模模拟部分分。3. 混合合ASIIC混合ASIIC（不不是指数数模混合合ASIIC）主主要指既既具有面面向用户户的FPPGA可可编程功功能和逻逻辑资源源，同时时也含有有可方便便调用和和配置的的硬件标标准单元元模块，如如CPUU、RAAM、RROM、硬硬件加法法器、乘乘法器、锁锁相环等等。Xiilinnx、AAtmeel和AAlteera公公司已经经推

17、出了了这方面面的器件件，如VVirttex-4系列列、Exxcallibuur（含含ARMM核）和和Strratiix III系列列等。混混合ASSIC为为SOCC和SOOPC的的设计实实现提供供了便捷捷的途径径。1.3 VHDDL硬件描述语语言HDDL是EEDA技技术的重重要组成成部分，常常见的HHDL主主要有VVHDLL、Veerillog HDLL、ABBEL、AAHDLL、SyysteemVeerillog和和SysstemmC。其中VHDDL、VVeriilogg在现在在的EDDA设计计中使用用最多，也也拥有几几乎所有有主流EEDA工工具的支支持，而而SysstemmVerriloo

18、g和SSysttemCC还处于于完善过过程中。本本书将重重点介绍绍VHDDL的编编程方法法和使用用技术。VHDL的的英文全全名是VVHSIIC（VVeryy Hiigh Speeed Inttegrrateed CCirccuitt）Haardwwaree Deescrripttionn Laanguuagee，于119833年由美美国国防防部（DDOD）发发起创建建，由IIEEEE（Thhe IInsttituute of Eleectrricaal aand Eleectrroniics Enggineeerss）进一一步发展展，并在在19887年作作为“IEEEE标准准10776”发布。

19、从从此，VVHDLL成为硬硬件描述述语言的的业界标标准之一一。自IIEEEE公布了了VHDDL的标标准版本本（IEEEE Stdd 10076）之之后，各各EDAA公司相相继推出出了自己己的VHHDL设设计环境境，或宣宣布自己己的设计计工具支支持VHHDL。此此后，VVHDLL在电子子设计领领域得到到了广泛泛应用，并并逐步取取代了原原有的非非标准硬硬件描述述语言。VHDL作作为一个个规范语语言和建建模语言言，随着着它的标标准化，出出现了一一些支持持该语言言的行为为仿真器器。由于于创建VVHDLL的最初初目标是是用于标标准文档档的建立立和电路路功能模模拟，其其基本想想法是在在高层次次上描述述系统

20、和和元件的的行为。但但到了220世纪纪90年年代初，人人们发现现，VHHDL不不仅可以以作为系系统模拟拟的建模模工具，而而且可以以作为电电路系统统的设计计工具，可可以利用用软件工工具将VVHDLL源码自自动地转转化为文文本方式式表达的的基本逻逻辑元件件连接图图，即网网表文件件。这种种方法显显然对于于电路自自动设计计是一个个极大地地推进。很很快，电电子设计计领域出出现了第第一个软软件设计计工具，即即VHDDL逻辑辑综合器器，它可可以标准准地将VVHDLL的部分分语句描描述转化化为具体体电路实实现的网网表文件件。1993年年，IEEEE对对VHDDL进行行了修订订，从更更高的抽抽象层次次和系统统描

21、述能能力上扩扩展了VVHDLL的内容容，公布布了新版版本的VVHDLL，即IIEEEE标准的的10776-119933版本。现现在，VVHDLL和Veerillog作作为IEEEE的的工业标标准硬件件描述语语言，得得到众多多EDAA公司的的支持，在在电子工工程领域域，已成成为事实实上的通通用硬件件描述语语言。现现在公布布的最新新VHDDL标准准版本是是IEEEE 110766-20002。VHDL语语言具有有很强的的电路描描述和建建模能力力，能从从多个层层次对数数字系统统进行建建模和描描述，从从而大大大简化了了硬件设设计任务务，提高高了设计计效率和和可靠性性。VHDL具具有与具具体硬件件电路无

22、无关和与与设计平平台无关关的特性性，并且且具有良良好的电电路行为为描述和和系统描描述的能能力，并并在语言言易读性性和层次次化、结结构化设设计方面面，表现现了强大大的生命命力和应应用潜力力。因此此，VHHDL在在支持各各种模式式的设计计方法，如如自顶向向下与自自底向上上或混合合方法方方面，以以及在面面对当今今许多电电子产品品生命周周期的缩缩短，需需要多次次重新设设计以融融入最新新技术、改改变工艺艺等方面面都表现现出了良良好的适适应性。用用VHDDL进行行电子系系统设计计的一个个很大的的优点是是设计者者可以专专心致力力于其功功能的实实现，而而不需要要对不影影响功能能的与工工艺有关关的因素素花费过过

23、多的时时间和精精力。1.4 EDAA的优势势在传统的数数字电子子系统或或IC设设计中，手手工设计计占了较较大的比比例。一一般都是是先按电电子系统统的具体体功能要要求进行行功能划划分，然然后对每每个子模模块画出出真值表表，用卡卡诺图进进行手工工逻辑简简化，写写出布尔尔表达式式，画出出相应的的逻辑线线路图，再再据此选选择元器器件，设设计电路路板，最最后进行行实测与与调试。手手工设计计方法的的缺点是是：l 复杂电路的的设计、调调试十分分困难。l 由于无法进进行硬件件系统仿仿真，如如果某一一过程存存在错误误，查找找和修改改十分不不便。l 设计过程中中产生大大量文档档，不易易管理。l 对于IC设设计而言

24、言，设计计实现过过程与具具体生产产工艺直直接相关关，因此此可移植植性差。l 只有在设计计出样机机或生产产出芯片片后才能能进行实实测。相比之下，EEDA技技术有很很大不同同：l 用HDL对对数字系系统进行行抽象的的行为与与功能描描述到具具体的内内部线路路结构描描述，从从而可以以在电子子设计的的各个阶阶段、各各个层次次进行计计算机模模拟验证证，保证证设计过过程的正正确性，可可以大大大降低设设计成本本，缩短短设计周周期。l EDA工具具之所以以能够完完成各种种自动设设计过程程，关键键是有各各类库的的支持，如如逻辑仿仿真时的的模拟库库、逻辑辑综合时时的综合合库、版版图综合合时的版版图库、测测试综合合时

25、的测测试库等等。这些些库都是是EDAA公司与与半导体体生产厂厂商紧密密合作、共共同开发发的。l 某些HDLL本身也也是文档档型的语语言（如如VHDDL），极极大地简简化了设设计文档档的管理理。l EDA技术术中最为为瞩目的的功能，即即最具现现代电子子设计技技术特征征的功能能是日益益强大的的逻辑设设计仿真真测试技技术。EEDA仿仿真测试试技术只只需通过过计算机机就能对对所设计计的电子子系统从从各种不不同层次次的系统统性能特特点完成成一系列列准确的的测试与与仿真操操作，在在完成实实际系统统的安装装后，还还能对系系统上的的目标器器件进行行所谓边边界扫描描测试、嵌嵌入式逻逻辑分析析仪的应应用，这这一切

26、都都极大地地提高了了大规模模系统电电子设计计的自动动化程度度。l 无论传统的的应用电电子系统统设计得得如何完完美，使使用了多多么先进进的功能能器件，都都掩盖不不了一个个无情的的事实，即即该系统统对于设设计者来来说，没没有任何何自主知知识产权权可言，因因为系统统中的关关键性器器件往往往并非出出自设计计者之手手，这将将导致该该系统在在许多情情况下的的应用直直接受到到限制。基基于EDDA技术术的设计计则不同同，由于于用HDDL表达达的成功功的专用用功能设设计在实实现目标标方面有有很大的的可选性性，它既既可以用用不同来来源的通通用FPPGA/CPLLD实现现，也可可以直接接以ASSIC来来实现，设设计

27、者拥拥有完全全的自主主权，再再无受制制于人之之虞。l 传统的电子子设计方方法至今今没有任任何标准准规范加加以约束束，因此此设计效效率低、系系统性能能差、开开发成本本高、市市场竞争争能力小小。EDDA技术术的设计计语言是是标准化化的，不不会由于于设计对对象的不不同而改改变；它它的开发发工具是是规范化化的，EEDA软软件平台台支持任任何标准准化的设设计语言言；它的的设计成成果是通通用性的的，IPP核具有有规范的的接口协协议；良良好的可可移植性性与可测测试性，为为系统开开发提供供了可靠靠的保证证。l 从电子设计计方法学学来看，EEDA技技术最大大的优势势就是能能将所有有设计环环节纳入入统一的的自顶向

28、向下的设设计方案案中。l EDA不但但在整个个设计流流程上充充分利用用计算机机的自动动设计能能力、在在各个设设计层次次上利用用计算机机完成不不同内容容的仿真真模拟，而而且在系系统板设设计结束束后仍可可利用计计算机对对硬件系系统进行行完整的的测试。1.5 面向FFPGAA的开发发流程完整地了解解利用EEDA技技术进行行设计开开发的流流程对于于正确地地选择和和使用EEDA软软件、优优化设计计项目、提提高设计计效率十十分有益益。一个个完整的的、典型型的EDDA设计计流程既既是自顶顶向下设设计方法法的具体体实施途途径，也也是EDDA工具具软件本本身的组组成结构构。1.5.11 设设计输入入图1-1所所

29、示是基基于EDDA软件件的FPPGA开开发流程程框图，下下面将分分别介绍绍各设计计模块的的功能特特点。对对于目前前流行的的用于FFPGAA开发的的EDAA软件，图图1-11所示的的设计流流程具有有普遍性性。图1-1 FPPGA的的EDAA开发流流程将电路系统统以一定定的表达达方式输输入计算算机，是是在EDDA软件件平台上上对FPPGA/CPLLD开发发的最初初步骤。通通常，使使用EDDA工具具的设计计输入可可分为以以下两种种类型。1. 图形形输入图形输入通通常包括括原理图图输入、状状态图输输入和波波形图输输入等方方法。状态图输入入方法就就是根据据电路的的控制条条件和不不同的转转换方式式，用绘绘

30、图的方方法在EEDA工工具的状状态图编编辑器上上绘出状状态图，然然后由EEDA编编译器和和综合器器将此状状态变化化流程图图形编译译综合成成电路网网表。波形图输入入方法则则是将待待设计的的电路看看成是一一个黑盒盒子，只只需告诉诉EDAA工具该该黑盒子子电路的的输入和和输出时时序波形形图，EEDA工工具即能能据此完完成黑盒盒子电路路的设计计。原理图输入入方法是是一种类类似于传传统电子子设计方方法的原原理图编编辑输入入方式，即即在EDDA软件件的图形形编辑界界面上绘绘制能完完成特定定功能的的电路原原理图。原原理图由由逻辑器器件（符符号）和和连接线线构成，图图中的逻逻辑器件件可以是是EDAA软件库库中

31、预制制的功能能模块，如如与门、非非门、或或门、触触发器以以及各种种含744系列器器件功能能的宏功功能块，甚甚至还有有一些类类似于IIP的功功能块。2. 硬件件描述语语言文本本输入这种方式与与传统的的计算机机软件语语言编辑辑输入基基本一致致，就是是将使用用了某种种硬件描描述语言言（HDDL）的的电路设设计文本本，如VVHDLL或Veerillog的的源程序序，进行行编辑输输入。1.5.22 综综合综合（Syynthhesiis），就就其字面面含义应应该为把把抽象的的实体结结合成单单个或统统一的实实体。因因此，综综合就是是把某些些东西结结合到一一起，把把设计抽抽象层次次中的一一种表述述转化成成另一

32、种种表述的的过程。对对于电子子设计领领域的综综合概念念可以表表示为：将用行行为和功功能层次次表达的的电子系系统转换换为低层层次的便便于具体体实现的的模块组组合装配配而成的的过程。事实上，设设计过程程中的每每一步都都可称为为一个综综合环节节。设计计过程通通常从高高层次的的行为描描述开始始，以最最底层的的结构描描述结束束，每个个综合步步骤都是是上一层层次的转转换。（1）从自自然语言言表述转转换到VVHDLL语言算算法表述述，是自自然语言言综合。（2）从算算法表述述转换到到寄存器器传输级级（Reegissterr Trranssporrt LLeveel，RRTL）表表述，即即从行为为域到结结构域的

33、的综合，是是行为综综合。（3）从RRTL级级表述转转换到逻逻辑门（包包括触发发器）的的表述，即即逻辑综综合。（4）从逻逻辑门表表述转换换到版图图表述（AASICC设计），或或转换到到FPGGA的配配置网表表文件，可可称为版版图综合合或结构构综合。一般地，综综合是仅仅对应于于HDLL而言的的。利用用HDLL综合器器对设计计进行综综合是十十分重要要的一步步，因为为综合过过程将把把软件设设计的HHDL描描述与硬硬件结构构挂钩，是是将软件件转化为为硬件电电路的关关键步骤骤，是文文字描述述与硬件件实现的的一座桥桥梁。综综合就是是将电路路的高级级语言（如如行为描描述）转转换成低低级的，可可与FPPGA/C

34、PLLD的基基本结构构相映射射的网表表文件或或程序。当输入的HHDL文文件在EEDA工工具中检检测无误误后，首首先面临临的是逻逻辑综合合，因此此要求HHDL源源文件中中的语句句都是可可综合的的。在综合之后后，HDDL综合合器一般般都可以以生成一一种或多多种文件件格式网网表文件件，如EEDIFF、VHHDL、VVeriilogg等标准准格式，在在这种网网表文件件中用各各自的格格式描述述电路的的结构，如如在VHHDL网网表文件件中采用用VHDDL的语语法，用用结构描描述的风风格重新新诠释综综合后的的电路结结构。整个综合过过程就是是将设计计者在EEDA平平台上编编辑输入入的HDDL文本本、原理理图或

35、状状态图形形描述，依依据给定定的硬件件结构组组件和约约束控制制条件进进行编译译、优化化、转换换和综合合，最终终获得门门级电路路甚至更更底层的的电路描描述网表表文件。由由此可见见，综合合器工作作前，必必须给定定最后实实现的硬硬件结构构参数，它它的功能能就是将将软件描描述与给给定的硬硬件结构构用某种种网表文文件的方方式对应应起来，成成为相应应的映射射关系。如如果把综综合理解解为映射射过程，那那么显然然这种映映射不是是唯一的的，并且且综合的的优化也也不是单单纯的或或一个方方向的。为为达到速速度、面面积、性性能的要要求，往往往需要要对综合合加以约约束，称称为综合合约束。1.5.33 布布线布局局（适配

36、配）适配器也称称结构综综合器，它它的功能能是将由由综合器器产生的的网表文文件配置置于指定定的目标标器件中中，使之之产生最最终的下下载文件件，如JJEDEEC、JJam格格式的文文件。适适配所选选定的目目标器件件必须属属于原综综合器指指定的目目标器件件系列。通通常，EEDA软软件中的的综合器器可由专专业的第第三方EEDA公公司提供供，而适适配器则则需由FFPGAA/CPLLD供应应商提供供，因为为适配器器的适配配对象直直接与器器件的结结构细节节相对应应。适配器就是是将综合合后网表表文件针针对某一一具体的的目标器器件进行行逻辑映映射操作作，其中中包括底底层器件件配置、逻逻辑分割割、优化化、布局局布

37、线操操作。适适配完成成后可以以利用适适配所产产生的仿仿真文件件作精确确的时序序仿真，同同时产生生可用于于编程的的文件。1.5.44 仿仿真在编程下载载前必须须利用EEDA工工具对适适配生成成的结果果进行模模拟测试试，就是是所谓的的仿真。仿真就是让让计算机机根据一一定的算算法和一一定的仿仿真库对对EDAA设计进进行模拟拟，以验验证设计计，排除除错误。仿仿真是在在EDAA设计过过程中的的重要步步骤。图图1-11所示的的时序与与功能门门级仿真真通常由由PLDD公司的的EDAA开发工工具直接接提供（当当然也可可以选用用第三方方的专业业仿真工工具），它它可以完完成两种种不同级级别的仿仿真测试试：（1）时

38、序序仿真。就就是接近近真实器器件运行行特性的的仿真，仿仿真文件件中已包包含了器器件硬件件特性参参数，因因而仿真真精度高高。但时时序仿真真的仿真真文件必必须来自自针对具具体器件件的适配配器。综综合后所所得的EEDIFF等网表表文件通通常作为为FPGGA适配配器的输输入文件件，产生生的仿真真网表文文件中包包含了精精确的硬硬件延迟迟信息。（2）功能能仿真。是是直接对对VHDDL、原原理图描描述或其其他描述述形式的的逻辑功功能进行行测试模模拟，以以了解其其实现的的功能是是否满足足原设计计要求的的过程。仿仿真过程程不涉及及任何具具体器件件的硬件件特性。不不经历适适配阶段段，在设设计项目目编辑编编译（或或

39、综合）后后即可进进入门级级仿真器器进行模模拟测试试。直接接进行功功能仿真真的好处处是设计计耗时短短，对硬硬件库、综综合器等等没有任任何要求求。1.5.55 下下载和硬硬件测试试把适配后生生成的下下载或配配置文件件，通过过编程器器或编程程电缆向向FPGGA或CCPLDD进行下下载，以以便进行行硬件调调试和验验证（HHarddwarre DDebuuggiing）。通常，将对对CPLLD的下下载称为为编程（PProggramm），对对FPGGA中的的SRAAM进行行直接下下载的方方式称为为配置（CConffiguure），但但对于反反熔丝结结构和FFlassh结构构的FPPGA的的下载和和对FPP

40、GA的的专用配配置ROOM的下下载仍称称为编程程。FPGA与与CPLLD的分分类主要要是根据据其结构构特点和和工作原原理进行行。通常常的分类类方法有有以下几几种：（1）以乘乘积项结结构方式式构成逻逻辑行为为的器件件称为CCPLDD，如LLattticee的isspLSSI系列列、Xiilinnx的XXC95500系系列、AAlteera的的MAXX70000系列列和Laattiice（原原Vanntiss）的MMachh系列等等。（2）以查查表法结结构方式式构成逻逻辑行为为的器件件称为FFPGAA，如XXiliinx的的SPAARTAAN系 列列、Allterra的FFLEXX10KK、ACC

41、EX11K或CCycllonee系列等等。当然也有从从下载方方式上分分的。有有关FPPGA/CPLLD下载载的详细细情况将将在第22章中介介绍。最后是将含含有载入入了设计计的FPPGA或或CPLLD的硬硬件系统统进行统统一测试试，以便便最终验验证设计计项目在在目标系系统上的的实际工工作情况况，以排排除错误误，改进进设计。1.6 Quaartuus III概述述本书给出的的所有示示例和实实验都是是基于QQuarrtuss III的，其其应用方方法和设设计流程程对于其其他流行行EDAA工具的的使用具具有一定定的典型型性和普普遍性，所所以在此此对它作作一些介介绍。QuarttusII是是Altter

42、aa提供的的FPGGA/CCPLDD开发集集成环境境，Allterra是世世界最大大的可编编程逻辑辑器件供供应商之之一。QQuarrtussII在在21世世纪初推推出，是是Altteraa前一代代FPGGA/CCPLDD集成开开发环境境MAXX+pllus II的的更新换换代产品品，其界界面友好好，使用用便捷。在QuartusII上可以完成1.5节所述的整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。Alterra的Quaartuus II 提提供了完完整的多多平台设设计环境境，能满满足各种种特定设设计的需需要，也也是单芯芯片可编编程系统统（SOO

43、PC）设设计的综综合性环环境和SSOPCC开发的的基本设设计工具具，并为为Altteraa DSSP开发发包进行行系统模模型设计计提供了了集成综综合环境境。Quuarttus II设设计工具具完全支支持VHHDL、VVeriilogg的设计计流程，其其内部嵌嵌有VHHDL、VVeriilogg逻辑综综合器。QuartusII也可以利用第三方的综合工具，如Leonardo Spectrum、Synplify Pro、FPGA CompilerII，并能直接调用这些工具。同样，QuartusII具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。此外，QuartusII与MATLAB和D

44、SP Builder结合，可以进行基于FPGA的DSP系统开发和数字通信模块的开发。QuarttusII包括括模块化化的编译译器。编编译器包包括的功功能模块块有分析析/综合合器（AAnallysiis & Syynthhesiis）、适适配器（Fitter）、装配器（Assembler）、时序分析器（Timing Analyzer）、设计辅助模块（Design Assistant）、EDA网表文件生成器（EDA Netlist Writer）、编辑数据接口（Compiler Database Interface）等。可以通过选择 Start Compilation来运行所有的编译器模块，也可以

45、通过选择Start单独运行各个模块。还可以通过选择 Compiler Tool （Tools 菜单），在 Compiler Tool窗口中运行该模块来启动编译器模块。在 Compiler Tool 窗口中，可以打开该模块的设置文件或报告文件，或打开其他相关窗口。此外，Quuarttus II还包包含许多多十分有有用的LLPM（LLibrraryy off Paraametteriizedd Moduuless）模块块，它们们是复杂杂或高级级系统构构建的重重要组成成部分，在在SOPPC设计计中被大大量使用用，也可可与QuuarttusII普普通设计计文件一一起使用用。Allterra提供供的LP

46、PM函数数均基于于Altteraa器件的的结构做做了优化化设计。在在许多实实用情况况中，必必须使用用宏功能能模块才才可以使使用一些些Altteraa特定器器件的硬硬件功能能，例如如各类片片上存储储器、DDSP模模块、LLVDSS驱动器器、PLLL以及及SERRDESS和DDIIO电路路模块等等。图1-2所所示的上上排是QQuarrtuss III编译设设计主控控界面，它它显示了了Quaartuus III自动动设计的的各主要要处理环环节和设设计流程程，包括括设计输输入编辑辑、设计计分析与与综合、适适配、编编程文件件汇编（装装配）、时时序参数数提取以以及编程程下载几几个步骤骤。在图图1-22所示

47、下下排的流流程框图图，是与与上面的的Quaartuus III设计计流程相相对照的的标准的的EDAA开发流流程。QuarttusII编编译器支支持的硬硬件描述述语言有有VHDDL（支支持VHHDL87及及VHDDL97标标准）、VVeriilogg HDDL及AAHDLL（Allterra HHDL）。QuarttusII支支持层次次化设计计，可以以在一个个新的编编辑输入入环境中中对使用用不同输输入设计计方式完完成的模模块（元元件）进进行调用用，从而而解决了了原理图图与HDDL混合合输入设设计的问问题。在在设计输输入之后后，Quuarttus II的的编译器器将给出出设计输输入的错错误报告告。

48、可以以使用QQuarrtuss III带有的的RTLL Viieweer观察察综合后后的RTTL图。图1-2 Quuarttus II设设计流程程1.7 IP核核IP就是知知识产权权核或知知识产权权模块的的意思，在在EDAA技术和和开发中中具有十十分重要要的地位位。美国国著名的的Dattaquuestt咨询公公司将半半导体产产业的IIP定义义为用于于ASIIC或FFPGAA/CPPLD中中的预先先设计好好的电路路功能模模块。IIP分软软IP、固固IP和硬硬IP。软IP是用用VHDDL等硬硬件描述述语言描描述的功功能块，但但是并不不涉及用用什么具具体电路路元件实实现这些些功能。软软IP通常常是以硬硬件描述述语言HHDL源源文件的的形式出出现，应应用开发发过程与与普通的的HDLL设计也也十分相相似，只只是所需需的开发发软硬件件环境比比较昂贵贵。软IIP的设设计周期期短，设设计投入入少。由由于不涉涉及物理理实现，为为后续设设计留有有很大的的发挥空空间，增增大了IIP的灵灵活性和和适应性性。软IIP的弱弱点是在在一定程程度上使使后续工工序无法法适应整整体设计计，从而而需要一一定程度度的软IIP修正正，在性性能上也也不可能能获得全全面的优优化。固IP是完完成了综综合的功功能块。它它有较大大的设计计深度，以以网表文文件的形形式提交交客户使使用。