第四章主存储器.ppt

《第四章主存储器.ppt》由会员分享，可在线阅读，更多相关《第四章主存储器.ppt（87页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机学院第第4 4章章 主存储器主存储器 本章要点本章要点本章要点本章要点q静静态态存存储储器器SRAMSRAM、动动态态存存储储器器DRAMDRAM、只只读读存存储储器器ROMROM的存储芯片的引脚特征；的存储芯片的引脚特征；qSRAMSRAM与与ROMROM组组成成的的存存储储器器系系统统的的逻逻辑辑设设计计及及与与CPUCPU之之间的连接；间的连接；qDRAMDRAM存储器系统的设计；存储器系统的设计；q交叉存储器的结构及特性；交叉存储器的结构及特性；学时：学时：学时：学时：8 8计算机学院4 42 2 主存储器的分类主存储器的分类4 41 1 主存储器处于全机的中心地位主存储器处于全

2、机的中心地位 P115P115计算机学院 4.3 4.3 主存储器的技术指标主存储器的技术指标1 1存储容量存储容量存储容量存储容量 存存储储容容量量是是指指存存储储器器系系统统能能容容纳纳的的二二进进制制总总位位数数，常常用用字字节节数数或或单单元元数数位数来描述。位数来描述。(1)(1)字节数字节数 若若主主存存按按字字节节编编址址，即即每每个个存存储储单单元元有有8 8位位，则则相相应应地地用用字字节节数数表表示示存存储储容量的大小。容量的大小。1B=81B=8位位 1KB1KB1024B=21024B=21010B.B.1MB 1MB1K1K1K1K102410241024B=2102

3、4B=22020B;B;1GB 1GB1KMB1KMB10241024102410241024B=21024B=23030B B 1TB=1KGB=1024 1TB=1KGB=102410241024102410241024B=21024B=24040B B计算机学院(2)(2)单元数单元数位数位数 若若主主存存按按字字编编址址，即即每每个个存存储储单单元元存存放放一一个个字字，字字长超过长超过8 8位，则存储容量用单元数位，则存储容量用单元数位数来描述。位数来描述。例例1 1 某某计计算算机机的的字字长长1616位位，它它的的存存储储容容量量是是64KW64KW，若若按字节编址，那么它的存储

4、容量可表示成按字节编址，那么它的存储容量可表示成128KB128KB。例例2 2 机机器器字字长长3232位位，其其存存储储容容量量为为4MB4MB，若若按按字字编编址址，那么它的存储容量可表示成那么它的存储容量可表示成1MW1MW。计算机学院2 2存取速度存取速度(1)(1)(1)(1)存取时间存取时间存取时间存取时间TaTaTaTa 存存取取时时间间是是指指从从启启动动一一次次存存储储器器操操作作到到完完成成该该操操作作所所经经历历的时间。的时间。(2)(2)(2)(2)存取周期存取周期存取周期存取周期TmTmTmTm 存存取取周周期期又又称称读读写写周周期期、访访问问周周期期，它它是是指

5、指存存储储器器进进行行一一次次完完整整的的读读写写操操作作所所需需的的全全部部时时间间，即即连连续续两两次次访访问问存存储储器操作之间所需要的最短时间。器操作之间所需要的最短时间。计算机学院4.4 4.4 主存储器的基本结构和基本操作主存储器的基本结构和基本操作主存储器原理结构框图（见主存储器原理结构框图（见P117P117的图的图4.14.1）。）。存储器的基本操作如下存储器的基本操作如下：（：（见见P117P117）qq（1 1）读操作读操作 地地址址AR AR，CPUCPU发发读读命命令令，则则：M M（ARAR）DRDR，存储器存储器发发readyready命令。命令。qq（2 2）写

6、操作）写操作 地地址址AR AR，数数据据D DR R，CPUCPU发发写写命命令令，则则DRDRMM（ARAR），），存储器存储器发发readyready命令。命令。计算机学院4 45 5 读读/写存储器写存储器（RAMRAM）4.5.14.5.14.5.14.5.1 静态存储器静态存储器静态存储器静态存储器(SRAM)(SRAM)(SRAM)(SRAM)静态半导体存储器静态半导体存储器(SRAM)(SRAM)是是可随机读写的存储器；可随机读写的存储器；它用双稳态触发器保存信息；它用双稳态触发器保存信息；存储数据稳定；不需刷新，但功耗比较大。存储数据稳定；不需刷新，但功耗比较大。1 1 1

7、1 存储元的读写原理存储元的读写原理存储元的读写原理存储元的读写原理 存存储储元元是是存存储储器器中中的的最最小小存存储储单单位位。它它的的基基本本作作用用是是存存储储一一位位二二进制信息。作为存储元的材料或电路，须具备以下基本功能：进制信息。作为存储元的材料或电路，须具备以下基本功能：(1)具有两种稳定状态；具有两种稳定状态；(分别表示分别表示0和和1）(2)两种稳定状态经外部信号控制可以相互转换（即：能写入）两种稳定状态经外部信号控制可以相互转换（即：能写入）(3)经控制，能读出其中的信息；（即：能读出）经控制，能读出其中的信息；（即：能读出）(4)无外部原因，其中的信息能长期保存。（即：

8、能保持）无外部原因，其中的信息能长期保存。（即：能保持）计算机学院六管静态存储元电路六管静态存储元电路 P107P107图中图中图中图中T T T T1 1 1 1、T T T T2 2 2 2为工作管；为工作管；为工作管；为工作管；T T T T3 3 3 3、T T T T4 4 4 4为负载管；为负载管；为负载管；为负载管；T T T T5 5 5 5、T T T T6 6 6 6 、T T T T7 7 7 7、T T T T8 8 8 8为控制管。为控制管。为控制管。为控制管。静静态态MOSMOS存存储储元元T T1 1、T T2 2、T T3 3、T T4 4组组成成的的双双稳稳态

9、态触触发发器器保保存存信信息息，它它能能长长期期保保持持信信息息的的状状态态不不变变，是是因因为为电电源源通通过过T T3 3、T T4 4不不断断供供给给T T1 1或或T T2 2电电流流的的缘故。缘故。其其特特点点是是当当供供电电电电源源切切断断时时，原存的信息也消失。原存的信息也消失。计算机学院 工作原理工作原理两个稳态：两个稳态：两个稳态：两个稳态：T T T T1 1 1 1导通导通导通导通，T T T T2 2 2 2截止为截止为截止为截止为“1 1 1 1”态；态；态；态；T T T T2 2 2 2导通导通导通导通，T T T T1 1 1 1截止为截止为截止为截止为“0 0

10、 0 0”态；态；态；态；写入状态写入状态 (X X、Y Y译码线为高电平，即译码线为高电平，即T T5 5、T T6 6、T T7 7、T T8 8 均导通均导通)写写“1 1”：位线位线2 2为高电平为高电平B B高高T T1 1导通；导通；位线位线1 1加低电平加低电平A A低低T T2 2截止；截止；写写“0 0”：位线位线2 2为低电平为低电平B B低低T T1 1截止。截止。位线位线1 1加高电平加高电平A A高高T T2 2导通；导通；计算机学院 工作原理续工作原理续 读出状态读出状态 (X(X、Y Y译码线为高电平，即译码线为高电平，即T T5 5、T T6 6、T T7 7、

11、T T8 8 均导通均导通)读读“1 1”(T(T2 2截止截止、T T1 1导通导通)：VccVcc从从T T4 4到到T T6 6、T T8 8 使位线使位线2 2有电流。有电流。读读“0 0”(T(T1 1截止截止、T T2 2导通导通)：VccVcc从从T T3 3到到T T5 5、T T7 7使位使位线线1 1有电流；有电流；所所以以，不不同同的的位位线线上上的的电电流流使使放放大大器器读读出出不不同同的的信信息息“1 1”和和“0 0”。计算机学院2.2.静态静态MOSMOS存储器存储器(1)(1)存储体存储体 存储体用来存储信息，它由静态存储体用来存储信息，它由静态MOS存储元组

12、存储元组成，采用二维矩阵的连接方式。成，采用二维矩阵的连接方式。一一个个44的的存存储储矩矩阵阵的的结结构构如如P118图图4.3所所示示，其中的存储元见其中的存储元见P117 图图4.2。P118 P118 图图4.3中中，存存储储矩矩阵阵44161位位，是是指指16个个字字的的同同一一位位，若若用用8个个同同样样的的存存储储矩矩阵阵，则则可组成可组成16个字、字长为个字、字长为8位的存储体。位的存储体。计算机学院计算机学院 (2)(2)地址译码器地址译码器q地址译码器的设计方案有两种：地址译码器的设计方案有两种：单译码和双译码。单译码和双译码。q单单译译码码结结构构中中，地地址址译译码码器

13、器只只有有一一个个，译译码码器器的的输输出出，选选择择对对应应的的一一个个字字。若若地地址址线线数数n n2 2，译译码码后后输输出出2 22 24 4个个状状态态，对对应应4 4个个地地址址，每个地址中存一个每个地址中存一个4 4位的字。位的字。q这这种种结结构构有有一一个个缺缺点点，就就是是当当n n较较大大时时，译译码码器器将将变变得得复复杂杂而而庞庞大大，使使存存储储器器的的成成本本迅迅速速上上升升，性性能能下下降降。例例如如，n n1212时时，译译码码器器输输出出为为2 21212根根选选择择线线，每每根根选选择择线线还还要要配配一一个个驱驱动动器器。所所以以，单单译译码码结结构构

14、只适用于小容量存储器。只适用于小容量存储器。q为为了了减减少少驱驱动动器器数数量量、降降低低成成本本，存存储储器器一一般般采采用用双双译译码码结结构构。这这种结构中种结构中有有X X和和Y Y两个方向的译码器两个方向的译码器，如如P118P118图图4.34.3所示所示。计算机学院(3)(3)片选和读写控制电路片选和读写控制电路q由由于于一一块块集集成成芯芯片片的的容容量量有有限限，要要组组成成一一个个大大容容量量的的存存储储器器，往往往往需需要要将将多多块块芯芯片片连连接接起起来来使使用用，这这就就存存在在某某个个地地址址要要用用到到某某些些芯芯片片，而而其其它它芯芯片片暂暂时时不不用用的的

15、问问题题，这这就就是是所所谓谓片片选选。只只有有片片选选信信号号CSCS有有效效时时，该该芯芯片片才才被被选选中中，此此片片所所连连的的地地址址线线才才有有效效，才才能能对对它它进进行行读读或或写写操操作作。片片选选和和读读写控制电路如图所示。写控制电路如图所示。计算机学院3.3.静态静态MOSMOS存储器芯片存储器芯片qRAMRAM存储器芯片有很多种型号存储器芯片有很多种型号;q其地址线的引脚数与存储芯片的单元数有关其地址线的引脚数与存储芯片的单元数有关;q数据线的引脚数与存储芯片的字长有关。数据线的引脚数与存储芯片的字长有关。q每每一一芯芯片片必必须须有有一一片片选选信信号号，对对于于RA

16、MRAM存存储储器器芯芯片片还还必必须须有有一一读读写信号，加上电源线、地线组成芯片的所有引脚。写信号，加上电源线、地线组成芯片的所有引脚。q存存储储器器芯芯片片的的地地址址范范围围是是其其地地址址线线从从全全“0 0”到到全全“1 1”进进行行编编码码。计算机学院4 4.存储器的读、写周期存储器的读、写周期 在在与与中中央央处处理理器器连连接接时时，CPUCPU的的时时序序与与存存储储器器的的读、写周期之间的配合问题是非常重要的。读、写周期之间的配合问题是非常重要的。对于已知的对于已知的RAMRAM存储片，读写周期是已知的。存储片，读写周期是已知的。下下面面的的图图示示出出RAMRAM芯芯片

17、片的的读读周周期期与与写写周周期期的的时时序波形图序波形图。计算机学院 (1)(1)读周期读周期q从从给给出出有有效效地地址址后后，到到读读出出所所选选中中单单元元的的内内容容外外部部数数据据总总线线上上稳稳定定地地出出现现所需的时间所需的时间t tA A称为读出时间。称为读出时间。q读读周周期期与与读读出出时时间间是是两两个个不不同同的的概概念念，读读周周期期时时间间t tRCRC表表示示存存储储片片进进行行两两次次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。连续读操作时所必须间隔的时间，它总是大于或等于读出时间。q片选信号片选信号CSCS必须保持到数据稳定输出必须保持到数据稳定

18、输出，t tCOCO为片选的保持时间。为片选的保持时间。q在读周期中在读周期中为为WEWE高电平。高电平。计算机学院(2)(2)写周期写周期q要实现写操作，必须要求片要实现写操作，必须要求片选选CSCS和写命令和写命令WEWE信号都为低。信号都为低。q要要使使数数据据总总线线上上的的信信息息能能够够可可靠靠地地写写入入存存储储器器，要要求求CSCS信信号号与与WEWE信信号号相相“与与”的的宽宽度度至少至少应为应为t tW W。q为为了了保保证证在在地地址址变变化化期期间间不不会会发发生生错错误误写写入入而而破破坏坏存存储储器器的的内内容容，信信号号在在地地址址变变化化期期间必须为高。间必须为

19、高。q为了保证有效数据的可靠写入，地址有效的时间至少应为为了保证有效数据的可靠写入，地址有效的时间至少应为t tWCWC t tAWAWt tW Wt tWRWR。q为为了了保保证证CSCS和和 WEWE变变为为无无效效前前能能把把数数据据可可靠靠地地写写入入，要要求求写写入入的的数数据据必必须须在在t tDWDW以以前前，保保证在数据总线上已经稳定证在数据总线上已经稳定。计算机学院5.RAM5.RAM存储器的扩展存储器的扩展 P119P119由由于于每每一一个个集集成成片片的的存存储储容容量量终终究究是是有有限限的的，所所以以需需要要一一定定数数量量的的片子按一定方式进行连接后才能组成一个完

20、整的存储器。片子按一定方式进行连接后才能组成一个完整的存储器。(1)(1)(1)(1)位扩展位扩展位扩展位扩展 位扩展指的是用多个存储器器件对字长进行扩充。位扩展指的是用多个存储器器件对字长进行扩充。由由mKmKn n1 1的的存存储储器器芯芯片片组组成成mKmKn n2 2的的存存储储器器，需需(n(n2 2n n1 1)片片mKmKn n1 1的的存储器芯片。存储器芯片。位位扩扩展展的的连连接接方方式式是是将将多多片片存存储储器器的的地地址址、片片选选、读读写写控控制制端端相相应应并联，数据端分别引出。并联，数据端分别引出。计算机学院例例1 由由16K4的的存存储储器器芯芯片片组组成成16

21、K8的的存存储储器器，画画出出该该存存储储器的组成逻辑框图。器的组成逻辑框图。解解：由由16K4的的存存储储器器芯芯片片组组成成16K8的的存存储储器器，需需(842)片片16K4的的存存储储器器芯芯片片，存存储储器器扩扩展展图图如如图图4.18所所示示。（P130）计算机学院 (2)(2)字扩展字扩展q字扩展指的是增加存储器中字的数量。字扩展指的是增加存储器中字的数量。q由由m m1 1K Kn n的的存存储储器器芯芯片片组组成成m m2 2K Kn n的的存存储储器器，需需(m(m2 2m m1 1)片片m m1 1K Kn n的的存存储储器器芯片。芯片。q静静态态存存储储器器进进行行字字

22、扩扩展展时时，将将各各芯芯片片的的地地址址线线、数数据据线线、读读写写控控制制线线相相应应并联，而由片选信号来区分各芯片的地址范围。并联，而由片选信号来区分各芯片的地址范围。例例2 2 由由1616K K8 8的的存存储储器器芯芯片片组组成成6464K K8 8的的存存储储器器，画画出出该该存存储储器器的的组组成成逻逻辑框图。辑框图。（P120P120）解解：由由1616K K8 8的的存存储储器器芯芯片片组组成成6464K K8 8的的存存储储器器，需需(64(6416164)4)片片1616K K8 8的的存存储储器器芯芯片片。图图4.194.19所所示示是是字字扩扩展展连连接接方方式式图

23、图，其其中中数数据据线线D D0 0D D7 7与与各各片片的的数数据据端端相相连连，地地址址总总线线低低位位地地址址A A0 0A A1313与与各各芯芯片片的的1414位位地地址址端端相相连连，而两位高位地址而两位高位地址A A1414、A A1515经过译码器和经过译码器和4 4个片选端相连。个片选端相连。计算机学院 字扩展连接方式图字扩展连接方式图计算机学院 (3)(3)字位同时扩展字位同时扩展q实实际际存存储储器器往往往往需需要要字字向向和和位位向向同同时时扩扩充充，由由m m1 1K Kn n1 1的的存存储储器器芯芯片片组组成成m m2 2K Kn n2 2的的存存储储器器，需需

24、(m(m2 2m m1 1)(n(n2 2n n1 1)片片m m1 1K Kn n1 1的的存存储器芯片。储器芯片。例例3 3 用用16k16k8 8位位的的SRAMSRAM芯芯片片构构成成64K64K1616位位的的存存储储器器，要要求求画画出出该存储器的组成逻辑框图。该存储器的组成逻辑框图。n解解：用用16k16k8 8位位的的SRAMSRAM芯芯片片构构成成64K64K1616位位的的存存储储器器，需需(64(64161616168)8)8 8片片16K16K8 8的存储器芯片的存储器芯片(先位扩展再字扩展先位扩展再字扩展先位扩展再字扩展先位扩展再字扩展）。）。n存储器容量为存储器容量

25、为64K64K1616位，其地址线为位，其地址线为1616位位(A(A1515A A0 0)；n芯片是芯片是16k16k8 8的，其地址线为的，其地址线为1414根根(A(A1313A A0 0)；n称称A A1313A A0 0为为芯芯片片内内部部地地址址，A A1515A A1414为为芯芯片片外外部部地地址址，也也称称芯芯片片选选择地址；择地址；存储器的组成逻辑框图如图所示。存储器的组成逻辑框图如图所示。计算机学院计算机学院 1K4组成4K8 的存储器扩展图计算机学院 模块化存储器设计举例模块化存储器设计举例 q已已知知某某1616位位机机的的主主存存采采用用半半导导体体存存贮贮器器，地

26、地址址码码为为2020位位，若若使使用用8K8K8 8位位SRAMSRAM芯芯片片组组成成该该机机所所允允许许的的最最大大主主存存空空间间，并并选选用用模块板结构形式。问：模块板结构形式。问：q 若每个模板为若每个模板为64K64K1616位，共需几个模块板位，共需几个模块板?q 每个模块内共有多少每个模块内共有多少片片RAMRAM芯片芯片?q 主存共需多少主存共需多少RAMRAM芯片芯片？CPUCPU如何选择模块板如何选择模块板？计算机学院【分析】q 由由于于主主存存地地址址码码给给定定2020位位，所所以以最最大大空空间间为为2 22020=1M=1M，主主存存的的最最大大容容量量为为1M

27、W1MW。现现在在每每个个模模块块板板的的存存贮贮容容量量为为64K64K16 16，所所以以主主存存共共需需1024K/64K=161024K/64K=16块板。块板。q 每每个个模模块块板板的的存存贮贮容容量量为为64K64K1616，现现用用8K8K8 8位位的的SRAM SRAM 芯芯片片。每每块块板板采采用用位位并并联联与与地地址址串串联联相相结结合合的的方方式式：即即用用2 2片片SRAMSRAM芯芯片片拼拼成成8K8K1616位位(共共8 8组组)，用用地地址址码码的的低低1313位位(A(A0 0A A1212)直直接接接接到到芯芯片片地地址址输输入入端端，然然后后用用地地址址

28、码码的的高高3 3位位(A(A1515A A1313)通通过过 3 3：8 8 译译码码器器输输出出分分别别接接到到8 8组组芯芯片片的的片片选选端端，共共 8 82=162=16个个SRAM SRAM n 根根据据前前面面所所得得，共共需需1616个个模模板板，每每个个模模板板上上有有1616片片芯芯片片，故故主主存存共共需需161616=25616=256片芯片片芯片(SRAM)(SRAM)。CPUCPU选选择择各各模模块块板板的的方方法法是是：A A1212A A0 0为为芯芯片片内内部部地地址址，A A15 15 A A1414 A A1313为为模模块块板板内内部的芯片选择地址，部的

29、芯片选择地址，A A1919A A1818A A1717A A1616通过通过4 4：1616译码器输出选择各模块。译码器输出选择各模块。计算机学院 模块内扩展图模块内扩展图计算机学院 模块化的存储器扩展图模块化的存储器扩展图 计算机学院4.6 4.6 只读存储器只读存储器(ROM)P129(ROM)P129qDRAMDRAM和和SRAMSRAM均均为为可可任任意意读读写写的的随随机机存存储储器器，当当掉掉电电时时，所所存存储储的的内内容容立立即即消消失失，所所以以是是易易失失性性存存储储器器。而而半半导导体体ROMROM存存储储器器，即即使使停停电，所存储的内容也不会丢失。电，所存储的内容也

30、不会丢失。qq1.1.1.1.掩模式只读存储器掩模式只读存储器掩模式只读存储器掩模式只读存储器(ROM)(ROM)(ROM)(ROM)q掩掩模模式式ROMROM由由芯芯片片制制造造商商在在制制造造时时写写入入内内容容，以以后后只只能能读读而而不不能能再再写写入。入。q其其基基本本存存储储原原理理是是以以元元件件的的“有有无无”来来表表示示该该存存储储单单元元的的信信息息(“1 1”或或“0 0”)，可可以以用用二二极极管管或或晶晶体体管管作作为为元元件件，其其存存储储内内容容是是不会改变的，如图所示。不会改变的，如图所示。计算机学院2.2.一次一次可编程序的只读存储器可编程序的只读存储器(PR

31、OM)(PROM)qPROMPROM可可由由用用户户根根据据自自己己的的需需要要来来确确定定ROMROM中中的的内内容容，常常见见的的熔熔丝丝式式PROMPROM是是以以熔熔丝丝的的接接通通和和断断开开来来表表示示所所存存的的信信息息为为“1 1”或或“0 0”,如如图图所所示示。刚刚出出厂厂的的产产品品，其其熔熔丝丝是是全全部部接接通通的的，使使用用前前，用用户户根根据据需需要要断断开开某某些些单单元元的的熔熔丝丝(写写入入)。断断开开后后的的熔熔丝丝是是不不能能再再接接通通了了，因因此此，它它是是一一次次性性写写入入的的存存储储器器。掉掉电后不会影响其所存储的内容电后不会影响其所存储的内容

32、。计算机学院3.3.多次可擦可编程序的只读存储器多次可擦可编程序的只读存储器(EPROM)EPROM)EPROM存储元用存储元用浮置栅中有无电子来分别代浮置栅中有无电子来分别代表表“1”1”和和“0”0”信息，信息，在出厂时浮置栅中无电子，在出厂时浮置栅中无电子，所有位线输出均为所有位线输出均为“1”信息。信息。写写“0”时，在时，在D、S间加间加25V高压，外加编程高压，外加编程脉冲脉冲(宽宽50ms)，被选中的单元在高压的作用被选中的单元在高压的作用下被注入电子，下被注入电子，EPROM管导通，位管导通，位线输出线输出“0”信息，即使掉电，信息仍保存。信息，即使掉电，信息仍保存。当当EPR

33、OM中的内容需要改写时，先将其全中的内容需要改写时，先将其全部内容擦除，然后再部内容擦除，然后再编程。擦除是靠紫外线编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。使浮置栅上电荷泄漏而实现的。计算机学院4.多次可电擦可编程序只读存储器(E2PROM)E E2 2PROMPROM的的编编程程序序原原理理与与EPROMEPROM相相同同，但但擦擦除除原原理理完完全全不不同同，重重复改写的次数有限制复改写的次数有限制(因氧化层被磨损因氧化层被磨损)，一般，一般为为1010万次。万次。其其读读写写操操作作可可按按每每个个位位或或每每个个字字节节进进行行，类类似似于于SRAMSRAM，但但每每字节的写入

34、周期要几毫秒字节的写入周期要几毫秒，比，比SRAMSRAM长得多。长得多。E E2 2PROMPROM每每个个存存储储单单元元采采用用两两个个晶晶体体管管。其其栅栅极极氧氧化化层层比比EPROMEPROM薄，因此具有电擦除功能。薄，因此具有电擦除功能。计算机学院5.快擦除读写存储器(Flash Memory)qFlash Flash MemoryMemory是是在在EPROMEPROM与与E E2 2PROMPROM基基础础上上发发展展起起来来的的，它它与与EPROMEPROM一一样样，用用单单管管来来存存储储一一位位信信息息，它它与与E E2 2PROMPROM相相相相同同同同之之之之处处处

35、处是是是是用电来擦除用电来擦除用电来擦除用电来擦除。q快擦除读写存储器兼有快擦除读写存储器兼有ROMROM和和RAMRAM两者的性能，又两者的性能，又有有ROMROM、DRAMDRAM一样的高密度。目前价格已略低于一样的高密度。目前价格已略低于DRAMDRAM，芯片容量已接近芯片容量已接近于于DRAMDRAM，是唯一具有大存储量、非易失性、低价格、可在线改是唯一具有大存储量、非易失性、低价格、可在线改写和高速度写和高速度(读读)等特性的存储器。它是近年来发展很快很有等特性的存储器。它是近年来发展很快很有前途的存储器。前途的存储器。计算机学院 6.ROM6.ROM芯片芯片q用用户户一一般般所所使

36、使用用的的只只读读存存储储器器(ROM)(ROM)是是EPROMEPROM存存储储器器，它它与与RAMRAM存存储储器器芯芯片片的的区区别别是是没没有有WEWE信信号号，但但增增加加了了一一个个高高压压输输入入引引脚和一个编程脉冲脚和一个编程脉冲(宽宽50ms)50ms)两个写入信号。两个写入信号。q27162716是是2K2K8 8EPROMEPROM芯芯片片，因因为为2 2K K2 21111，所所以以地地址址线线1111根根；字字长长8 8位位，所所以以数数据据线线8 8；加加上上芯芯片片选选信信号号，高高压压输输入入引引脚脚线线、编编程程脉脉冲冲(宽宽50ms)50ms)线线、电电源源

37、线线、地地线线，该该芯芯片片引引出出线线的的最最小小数目为数目为2424。计算机学院存储器系统设计举例例例例例4.14.1用用8K8位位的的ROM芯芯片片和和8K4位位的的RAM芯芯片片组组成成存存储储器器，按按字字节节编编址址，其其中中RAM的的地地址址为为0000H5FFFH)，ROM地地址址的的地地址址为为C000HFFFFH，画画出出此此存存储储器器组组成成结结构构图图及及与与CPU的的连连接接图。图。计算机学院 【例题分析】qRAM的地址范围展开为：的地址范围展开为：q00000000000000000101111111111111，A12A0从从0000H1FFFH，容量为：容量为

38、：8K;q高位地址高位地址A15A14A13从从000010，q所以所以RAM的容量为：的容量为：8K3=24K。qRAM用用8K4的芯片组成，需的芯片组成，需8K4的芯片的芯片6片。片。qROM的末地址首地址的末地址首地址=FFFFHC000H=3FFFH，所以所以ROM的容量为的容量为：214=16K。ROM用用8K8的芯片组成，的芯片组成，需需8K8的芯片的芯片2片。片。qROM的地址范围展开为：的地址范围展开为：11000000000000001111111111111111高为地址高为地址A15A14A13从从110111。计算机学院存储器的组成结构图存储器的组成结构图及与及与CPU

39、CPU的连接图的连接图 计算机学院 例例4.24.2q某某机机中中，已已知知配配有有一一个个地地址址空空间间为为0000H3FFFH的的ROM区区域域(由由一一片片芯芯片片组组成成)，现现在在再再用用RAM芯芯片片8K8形形成成16K8的的RAM区区域域，起起始始地地址址为为8000H，RAM芯芯片片有有CS和和WE信信号号控控制制端，端，CPU的地址总线的地址总线为为A15A0，数据总线数据总线qD7D0，控制信号控制信号为为MREQ和和WE，要求：要求：q(1)设计地址译码方案设计地址译码方案q(2)将将RAM和和ROM用用CPU连接连接q【相相关关知知识识】芯芯片片内内部部地地址址不不同

40、同的的存存储储器器设设计计，可可选选择择两两种种方方案。案。计算机学院 已有的已有的ROM区域是区域是16K8，RAM区域需区域需2片片8K8的的芯片，起始地址为芯片，起始地址为8000H。地址分析如下：地址分析如下：【例题分析例题分析】计算机学院方法一方法一 以内部地址少的为主，地址译码方案：以内部地址少的为主，地址译码方案：用用A15A14A13作译码器输入，则作译码器输入，则Y0和和Y1选选ROM，Y4选选RAM1，Y5选选RAM2。扩展图与连接图如图所示。扩展图与连接图如图所示。计算机学院 方法一的方法一的扩展图与连接图计算机学院方法方法二二以内部地址多的为主，地址译码方案：以内部地址

41、多的为主，地址译码方案：用用A15A14作译码器输入，作译码器输入，则则Y0选选ROM；Y2选选RAM1和和RAM2；当当A13=0时选时选RAM1，当，当A13=1时选时选RAM2。【例题答案例题答案】扩展图与连接图如图示扩展图与连接图如图示。计算机学院 方法二方法二扩展图与连接图计算机学院例例4.34.3用用16K8的芯片设计一个的芯片设计一个64K16的存储器。的存储器。当当B=0时访问时访问16位数；当位数；当B=1时访问时访问8位数。位数。【相关知识相关知识】存储器的设计，即能按存储器的设计，即能按8位访问，又位访问，又能按能按16位访问位访问【例题解答例题解答例题解答例题解答】由于

42、要求存储器能按字节访问，即由于要求存储器能按字节访问，即：64K16=128K8=2178，所以地址线所以地址线需需17根，数据线根，数据线为为16根。根。先先设设计计一一个个模模块块将将16K8扩扩展展成成16K16，内内部部地地址址为为A14A1，如图所示。如图所示。计算机学院设计方案设计方案设偶存储体选中时设偶存储体选中时C=1C=1；奇存储体选中时奇存储体选中时D=1D=1；计算机学院存储器结构图及存储器结构图及与与CPUCPU连接的连接的示意图示意图 计算机学院例例4.44.4q用用16K8的的芯芯片片设设计计一一个个64K32的的存存储储器器。当当B1B0=00时时访访问问32位位

43、数数；当当B1B0=01时时访访问问16位位数数；当当B1B0=10时时访访问问8位数；位数；qq【相相相相关关关关知知知知识识识识】存存储储器器的的设设计计，即即能能按按8位位访访问问，又又能能按按16位访问，还能按位访问，还能按32位访问。位访问。qq【例题解答例题解答例题解答例题解答】q由由 于于 要要 求求 存存 储储 器器 能能 按按 字字 节节 访访 问问，即即：64K32=256K8=2188，所以地址线需所以地址线需18根，数据线根，数据线为为32根。根。计算机学院设存储体设存储体1选中时选中时C=1；存储体存储体2选中时选中时D=1；存储体存储体3选中时选中时E=1；存储体存

44、储体4选中时选中时F=1。设计方案见表。设计方案见表。计算机学院 表表 例例4.64.6的设计方案真值的设计方案真值表表 计算机学院计算机学院存储器结构图及与存储器结构图及与CPUCPU连接的连接的示意图示意图 计算机学院47 动态存储器(DRAM)P120q动动态态半半导导体体存存储储器器(DRAM)，它它利利用用电电容容器器存存储储电电荷荷的的特特性性来来存存储储数数据据，可可以以提提高高存存储储器器芯芯片片的的存存储储容容量量，降降低低成成本本，减减少少功功耗耗。但但必必须须不不断断地地刷刷新新每每个个存储单元中存储的信息。存储单元中存储的信息。q为为了了缩缩小小存存储储器器的的体体积积

45、，提提高高集集成成度度，动动态态存存储储元元由四管简化到三管单元，最后简化到单管单元。由四管简化到三管单元，最后简化到单管单元。q单单管管动动态态存存储储元元电电路路如如图图所所示示，它它由由一一个个管管子子和和一一个电容个电容C构构成。成。计算机学院n n写写写写入入入入：字字选选择择线线为为“1”，T管管导导通通，写写入入信信息息由由位位线线(数数据据线线)存存入入电电容容C中中；写写”1”加低电平加低电平;写写”0”加高电平加高电平.n n读读读读出出出出：字字选选择择线线为为“1”，存存储储在在电电容容C上上的的电电荷荷，通通过过T输输出出到到数数据据线线上上，通通过过读出放大器即可得

46、到存储信息。读出放大器即可得到存储信息。n为了节省面积，这种单管存储元电路的电容为了节省面积，这种单管存储元电路的电容C不可能做得很大，不可能做得很大，一般都比数据线上的分布电容一般都比数据线上的分布电容CD小。因此，每次读出后，存储内小。因此，每次读出后，存储内容就被破坏。为此，必须采取恢复措施，以便再生原存的信息。容就被破坏。为此，必须采取恢复措施，以便再生原存的信息。n单管电路的元件数量少，集成度高，但因读单管电路的元件数量少，集成度高，但因读“1”和和“0时，数据线时，数据线上的电平差别很小，需要有高鉴别能力的读出放大器配合工作，上的电平差别很小，需要有高鉴别能力的读出放大器配合工作，

47、外围电路比较复杂。外围电路比较复杂。单管动态存储元的工作原理计算机学院2动态存储器(DRAM)计算机学院2动态存储器(DRAM)q16Kl位位动动态态存存储储器器的的框框图图见见P111，存存储储单单元元采采用用单单管管单单元元。该该存存储储器器有以下特点：有以下特点：q16K 214 2727 128128，但但 由由 于于 读读 出出 放放 大大 器器 的的 需需 要要，将将128128矩矩阵阵分分成成两两个个64128的的矩矩阵阵，分分布布在在读读出出放放大大器器的的两两边边。读读出出信信号号保保存存在在读读出出放放大大器器(简简称称读读放放)中中，读读出出放放大大器器由由触触发发器器构

48、构成成。在在读读出出时时，读读出出放放大大器器又又使使相相应应的的存存储储单单元元的的存存储储信信息息自自动动恢恢复复(重重写写)，所所以读出放大器还用作再生放大器。以读出放大器还用作再生放大器。q16K字字存存储储器器需需14位位地地址址码码，为为了了减减少少封封装装引引脚脚数数，地地址址码码分分两两批批(每每批批7位位)送送至至存存储储器器。先先送送行行地地址址，后后送送列列地地址址。行行地地址址由由行行地地址址选选通信号通信号RAS送入，列地址由列地址选通信送入，列地址由列地址选通信号号CAS送入。送入。计算机学院数据线的输入和输出是分开的。数据线的输入和输出是分开的。由于动态存储器的以

49、上特点，使得动态存储器芯片的由于动态存储器的以上特点，使得动态存储器芯片的引脚与静态存储器芯片有所不同。引脚与静态存储器芯片有所不同。它有它有WE控制信号，而没有片选信号控制信号，而没有片选信号CS；计算机学院3读写时序计算机学院4动态存储器的刷新 （1 1 1 1）刷新刷新刷新刷新动动态态存存储储元元是是依依靠靠栅栅极极电电容容上上有有无无电电荷荷来来表表示示信信息息的的，但但电电容容的的绝绝缘缘电电阻阻不不是是无无穷穷大大，因因而而电电荷荷会会泄泄漏漏掉掉。通通常常，MOS管管栅栅极极电电容容上上的的电电荷荷只只能能保保持持几几个个毫毫秒秒。为为了了使使已已写写入入存存储储器器的的信信息息

50、保保持持不不变变，一一般般每每隔隔一一定定时时间间必必须须对对存存储储体体中中的的所所有有记记忆忆单单元的栅极电容补充电荷，这个过程就是刷新。元的栅极电容补充电荷，这个过程就是刷新。（2 2）动态存储器存储器如何刷新）动态存储器存储器如何刷新）动态存储器存储器如何刷新）动态存储器存储器如何刷新 刷新是由刷新控制逻辑定时自动地刷新，刷新是由刷新控制逻辑定时自动地刷新，对对CPU是透明的。是透明的。刷刷新新通通常常是是一一行行一一行行地地进进行行的的，与与存存储储器器扩扩展展无无关关，只只与与单单个芯片的内部结构有关个芯片的内部结构有关。读出时可以读出时可以刷新刷新，但，但刷新时不读出。刷新时不读