微机系统与接口技术(第四章 半导体存储器).ppt

《微机系统与接口技术(第四章 半导体存储器).ppt》由会员分享，可在线阅读，更多相关《微机系统与接口技术(第四章 半导体存储器).ppt（72页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机系统与接口技术微机系统与接口技术第一章第一章 微型计算机基础微型计算机基础第二章第二章 微型机指令系统微型机指令系统第三章第三章 汇编语言程序设计汇编语言程序设计第四章第四章 半导体存储器半导体存储器第五章第五章 数字量的输入输出数字量的输入输出第六章第六章 模拟量的输入输出模拟量的输入输出上次上次课的主要内容（课的主要内容（1009）3.6 操作系统资源的使用操作系统资源的使用3.6.0 操作系统资源及调用概述操作系统资源及调用概述3.6.1 字符输入输出字符输入输出DOS功能调用功能调用3.6.2 磁盘文件管理磁盘文件管理DOS功能调用功能调用3.6.3 结束用户程序返回结束用户程序返

2、回DOS的方法的方法本次本次课的主要内容（课的主要内容（1011）第四章第四章 半导体存储器半导体存储器4-1概述概述4-2 随机读写存储器（随机读写存储器（RAM）第四章第四章 半导体存储器半导体存储器4-1概述概述4-2 随机读写存储器（随机读写存储器（RAM）4-3 只读存储器（只读存储器（ROM）4-4CPU与存储器的连接与存储器的连接4-5IBM PC/XT中的存储器中的存储器4-6扩展存储器及其管理扩展存储器及其管理第四章第四章 半导体存储器半导体存储器存储器是计算机的基本组成部分，本章在介存储器是计算机的基本组成部分，本章在介绍绍RAM和和ROM工作原理之后，重点介绍工作原理之后

3、，重点介绍CPU与存储器的连接与存储器的连接 以及以及 IBM-PC中的存储器中的存储器。第一节第一节 概述概述一、存储器的分类一、存储器的分类按存取速度和用途可把存储器分为两大类：按存取速度和用途可把存储器分为两大类：把具有一定容量，存取速度快的存储器称为把具有一定容量，存取速度快的存储器称为内部存储器，简称内部存储器，简称内存内存。它是计算机的重要组成部分，它是计算机的重要组成部分，CPU可对它进可对它进行访问。行访问。把存储容量大而速度较慢的存储器称为外部把存储容量大而速度较慢的存储器称为外部存储器，简称存储器，简称外存外存。外存容量很大，外存容量很大，要配备专门的设备才能完成对要配备专

4、门的设备才能完成对外存的读写功能外存的读写功能。通常将外存归入到计算机外部设备一类通常将外存归入到计算机外部设备一类，它所，它所存放的信息调入内存后存放的信息调入内存后CPU才能使用。才能使用。二、半导体存储器的分类二、半导体存储器的分类（一）只读存储器（一）只读存储器（ROM）1掩膜掩膜ROM，利用掩膜工艺制造，一旦做好，不利用掩膜工艺制造，一旦做好，不能更改，因此只适合于存储成熟的固定程序和数据，能更改，因此只适合于存储成熟的固定程序和数据，大量生产时，成本很低。大量生产时，成本很低。2可编程可编程ROM，简称简称PROM（Programable ROM），），由厂家生产出的由厂家生产出的

5、“空白空白”存储器，根据存储器，根据用户需要，利用特殊方法写入程序和数据，即对存用户需要，利用特殊方法写入程序和数据，即对存储器进行编程，但只能与入一次，写入后信息是固储器进行编程，但只能与入一次，写入后信息是固定的，不能更改，它类似于掩膜定的，不能更改，它类似于掩膜ROM，适合于批适合于批量使用。量使用。3可擦除的可擦除的PROM，简称简称EPROM（Erasable Programable ROM）4电擦除的电擦除的PROM，简称简称EEPROM或或E2PROM（Electrically Erasable PROM）（二）随机读写存储器（二）随机读写存储器（RAM）1静态静态RAM，即即S

6、RAM（Static RAM），），其存储电路以双稳态触发器为基础，状态稳其存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息不会丢失。定，只要不掉电，信息不会丢失。优点是不需刷新，缺点是集成度低。优点是不需刷新，缺点是集成度低。适于不需要大存储容量的微型计算机，例如适于不需要大存储容量的微型计算机，例如单板机和单片机中。单板机和单片机中。2动态动态RAM，即即DRAM（Dynamic），），其存储单元以电容为基础，电路简单，集成度高。其存储单元以电容为基础，电路简单，集成度高。但也存在问题，即电容中电荷由于漏电会逐渐丢但也存在问题，即电容中电荷由于漏电会逐渐丢失，因此失，因此DRAM需

7、定时刷新，它适于大存储容量需定时刷新，它适于大存储容量的计算机。的计算机。3非易失非易失RAM，或掉电自保护或掉电自保护RAM，即即NVRAM（Non Volative RAM），），这种这种RAM是是由由SRAM和和EEPROM共同构成的存储器。共同构成的存储器。三、半导体存储器的指标三、半导体存储器的指标最重要的指标是存储器芯片的容量和存取速度。最重要的指标是存储器芯片的容量和存取速度。一）容量一）容量存存储储器器芯芯片片的的容容量量是是以以存存储储1位位二二进进制制数数（bit）为为单单位位的的，因因此此存存储储器器的的容容量量即即指指每每个个存存储储器器芯芯片片所所能能存存储储的的二二

8、进进制制数数的的位位数数。例例如如，1024位位/片片，即即指指芯芯片片内内集集成成了了1024位位的的存存储储器器。由由于于在在微微型型机机中中，数数据据大大都都是是以以字字节（节（Byte）为单位并行传送的。为单位并行传送的。同同样样，对对存存储储器器的的读读写写也也是是以以字字节节为为单单位位寻寻址址的的。然然而而存存储储器器芯芯片片因因为为要要适适用用于于1位位、4位位、8位位计计算算机机的的需需要要，或或因因工工艺艺上上的的原原因因，其其数数据据线线也也有有1位位、4位位、8位位之之不不同。同。例如，例如，Intel 2116为为1位，位，2114为为4位，位，6264为为8 位，位

9、，所以在标定存储器容量时，经常同时标出存储单元所以在标定存储器容量时，经常同时标出存储单元的数目和位数，的数目和位数，因此，存储器芯片容量因此，存储器芯片容量=单元数单元数*数据线位数数据线位数 如如:Intel 2114芯片容量为芯片容量为1K*4位位/片，片，6264为为8K*8位位/片。片。虽然微型计算机的字长已经达到虽然微型计算机的字长已经达到16位、位、32位、甚至位、甚至64位，但其内存仍以一个字节为一个单元，位，但其内存仍以一个字节为一个单元，不过在这种微型机中，一次可同时对不过在这种微型机中，一次可同时对2、4、8单元单元进行访问进行访问。出。出。二）存取速度二）存取速度存存储

10、储器器芯芯片片的的存存取取速速度度是是用用存存取取时时间间来来衡衡量量的的。它它是是指指从从CPU给给出出有有效效的的存存储储器器地地址址到到存存储储器器给给有有效效数数据据所所需需要要的的时时间间。存存取取时时间间越越小小，则则速速度度越越快快。超超高高速速存存储储器器的的存存取取速速度度已已小小于于20ns，中中速速存存储储器器在在100200ns之之间间，低低速速存存储储器器的的存存取取速度在速度在300ns以上。以上。第二节第二节 随机读写存储器随机读写存储器一、静态一、静态一、静态一、静态RAMRAM（一）静态一）静态RAM 的基本存储电路的基本存储电路该电路通常由如图所示的该电路通

11、常由如图所示的6个个MOS管组成管组成。静静态态RAM内内部部是是由由很很多多如如图图所所示示的的基基本本存存储储电电路路组组成成的的。容容量量为为单单元元数数与与数数据据线线位位数数之之乘乘积积。为为了了选选中某一个单元，往往利用矩阵式排列的地址译码电路。中某一个单元，往往利用矩阵式排列的地址译码电路。由于由于SRAM存储电路中，存储电路中，MOS管数目多，故集成管数目多，故集成度较低，而度较低，而T1、T2管组成的双稳态触发器必有一管组成的双稳态触发器必有一个是导通的，功耗也比个是导通的，功耗也比DRAM大，这是大，这是SRAM的两的两大缺点。其优点是不需要刷新电路，从而简化了外大缺点。其

12、优点是不需要刷新电路，从而简化了外部电路。部电路。(二二)静态静态RAM的结构的结构例如例如1K单元的内存单元的内存，需，需10根地址线，其中根地址线，其中5根用根用于行译码于行译码，另，另5根用来列译码根用来列译码，译码后在芯片内部，译码后在芯片内部排列成排列成32条行选择线和条行选择线和32条列选择线，这样可选条列选择线，这样可选中中1024个单元中的任何一个。而每一个单元的基个单元中的任何一个。而每一个单元的基本存储电路个数与数据线位数相同。本存储电路个数与数据线位数相同。常用的典型的常用的典型的SRAM芯片有芯片有6116，6264，62256，628128等。等。Intel 6116

13、的管脚及功能的管脚及功能框图如图所示框图如图所示。6116芯片的容量为芯片的容量为2K*8位位。读出时读出时读出时读出时，地址输入线，地址输入线A10A0送来的地址信号送来的地址信号经地址译码器送到行、列地址译码器，经译码经地址译码器送到行、列地址译码器，经译码后选中一个存储单元（其中有后选中一个存储单元（其中有8个存储位），个存储位），由由CS、OE、WE构成读出逻辑（构成读出逻辑（CS=0，OE=0，WE=1），），打开右面的打开右面的8个三态门，被个三态门，被选中单元的选中单元的8位数据经位数据经I/O电路和三态门选到电路和三态门选到D7D0输出。输出。写入时写入时写入时写入时，地址选中

14、某一存储单元的方法和读出，地址选中某一存储单元的方法和读出时相同，不过这时时相同，不过这时CS=0，OE=1，WE=0，打打开左边的三态门，从开左边的三态门，从D7D0端输入的数据经三端输入的数据经三态门和输入数据控制电路送到态门和输入数据控制电路送到I/O电路，从而电路，从而写到存储单元的入个存储位中。写到存储单元的入个存储位中。当当没没有有读读写写操操作作时时，CS=1，即即片片选选处处于于无无效效状状态态，输输入入输输出出三三态态门门呈呈高高阴阴状状态态，从从而而使使存存储储器器芯芯片片与与系系统统总总线线“脱脱离离”。6116的的存存取取时时间间在在85150ns之之间。间。二、动态二

15、、动态二、动态二、动态RAMRAM（一）动态一）动态RAM存储电路存储电路为为减减少少MOS管管数数目目，提提高高集集成成度度和和降降低低功功耗耗，就就进进一一步步出出现现了了动动态态RAM器器件件，其其基基本本存存储储电电路路为为单单管动态存储电路，管动态存储电路，如图所示如图所示。在进行读操作时在进行读操作时在进行读操作时在进行读操作时，根据行地址译码，使某一条行选择线为高，根据行地址译码，使某一条行选择线为高电平，于时使本行所有的基本存储电路中的管子电平，于时使本行所有的基本存储电路中的管子T 导通，使导通，使连在每一列上的刷新放大器读取对应存储电容上的电压值。连在每一列上的刷新放大器读

16、取对应存储电容上的电压值。在写操作时在写操作时在写操作时在写操作时，行选择信号为，行选择信号为“1”，T管处于导通状态，此时管处于导通状态，此时列选择信号也为列选择信号也为“1”，则此基本存储电路被选中，于是由外，则此基本存储电路被选中，于是由外接数据线送来的信息通过刷新放大器和接数据线送来的信息通过刷新放大器和T管送到电容管送到电容C上。上。（二）动态（二）动态RAM举例举例一一种种的的典典型型的的RAM是是Intel 2164A，其其引引脚脚和和逻辑符号如图所示逻辑符号如图所示。DRAM芯芯片片2164A的的容容量量为为64K*1bit，即即片片内内有有65536个个存存储储单单元元，每每

17、个个单单元元只只有有1位位数数据据，用用8片片2164A才能构成才能构成64KB的存储器。的存储器。若想在若想在2164A芯片内寻址芯片内寻址64K单元，必须用单元，必须用16条地址线。但为减少地址线引脚数目，条地址线。但为减少地址线引脚数目，地址线又分为行地址线和列地址线且分时地址线又分为行地址线和列地址线且分时工作，这样工作，这样DRAM对外部只需引出对外部只需引出8条地条地址线。芯片内部有地址锁存器，利用多路址线。芯片内部有地址锁存器，利用多路开关，由行地址选通信号开关，由行地址选通信号RAS（Row Address Strobe），），把先送来的把先送来的8位地址送位地址送至行地址锁存

18、器；由随后出现的列地址通至行地址锁存器；由随后出现的列地址通信号信号CAS（Column Address Strobe）把后把后送来的送来的8位地址送至列地址锁存器，这八条位地址送至列地址锁存器，这八条地址线也用刷新，刷新时一次选中一行，地址线也用刷新，刷新时一次选中一行，2ms内部刷新一次。内部刷新一次。Intel2164A的内部结构示意图如图所示的内部结构示意图如图所示。锁存在列地址锁存器中的七位列地址锁存在列地址锁存器中的七位列地址CA6CA0（相当于地址总线的相当于地址总线的A14A8），），在每个存储矩阵中都选中一列，然后经在每个存储矩阵中都选中一列，然后经过过4选选1的的I/O门控

19、电路（由门控电路（由RA7、CA7控控制）选中一个单元，可对该单元进行读制）选中一个单元，可对该单元进行读写。写。（三）高集成度（三）高集成度（三）高集成度（三）高集成度DRAMDRAM由由于于微微型型计计算算机机内内存存的的实实际际配配置置已已从从640KB发发展展到到高高达达16MB甚甚至至64MB，因因此此要要示示配配套套的的DRAM集集成成度度也也越越来来越越高高。容容量量为为1M*1，1M*4，4M*1以以及及更更高高集集成成度度的的存存储储器器芯芯片片已已大大量量使使用用。通通常常，把把这这些些芯芯片片放放在在内内存存条条上上，用用户户只只需需把把内内存存条条插插到到系系统统板板上

20、上提提供供的的存存储储条条插插座座上上即即可可使使用用。例例如如有有256K*8，1M*8，256K*9，1M*9（9位位时时有有一一位位为为奇奇偶偶校校验验位位）及更高集成度的存储条。及更高集成度的存储条。第三节第三节 只读存储器（只读存储器（ROM）只读存储器只读存储器ROM的信息在使用时是不能被改变的，的信息在使用时是不能被改变的，即只能读出，不能写入，一般只能存放固定程序，即只能读出，不能写入，一般只能存放固定程序，如监控程序，如监控程序，1BM PC中的中的BIOS程序等。程序等。ROM的的特点是非易失性，即掉电后再上电时存储信息不会特点是非易失性，即掉电后再上电时存储信息不会改变。

21、改变。ROM芯片种类很多，下面介绍其中的几种：芯片种类很多，下面介绍其中的几种：一、掩膜一、掩膜ROM 掩掩膜膜 ROM制制成成后后，用用户户不不能能修修改改，图图为为一一个个简简单单的的4*4位位MOS管管ROM，采采用用单单译译码码结结构构，两两位位地地址址线线A1、A0译译出出四四种种状状态态，输输出出4条条选选择择线线，可可分分别别选中选中4个单元，每个单元有个单元，每个单元有4位输出。位输出。二、可擦可编程只读存储器（二、可擦可编程只读存储器（EPROM）在在某某些些应应用用中中，程程序序需需要要经经常常修修改改，因因此此能能够够重重复复擦擦写写的的EPROM被被广广泛泛应应用用，这

22、这种种存存储储器器利利用用编编程程器器写写入入后后，信信息息可可长长久久保保持持，因因此此可可作为只读存储器。作为只读存储器。当当其其内内容容需需要要变变更更时时，可可利利用用擦擦抹抹器器（由由紫紫外外线线灯灯照照射射）将将其其擦擦除除，各各单单位位内内容容复复原原（为为FFH），再再根根据据需需要要用用EPROM编编程程器器编编程程，因此这种芯片可反复使用。因此这种芯片可反复使用。一）一）EPROM的存储单元电路的存储单元电路通常通常EPROM存储电路是利用浮栅存储电路是利用浮栅MOS管构管构成的，又称成的，又称FAMOS管（管（Floating Gate Avalanche injecti

23、on Metal-Oxide-Semiconductor，即浮栅雪崩注入即浮栅雪崩注入MOS管管），），其构造如图所示其构造如图所示。该电路和普通该电路和普通P沟道增强型沟道增强型MOS管相似，只管相似，只是栅极没有引出端，而被是栅极没有引出端，而被SiO2绝缘层所包围，绝缘层所包围，称为称为“浮栅浮栅”。将一个浮栅管和将一个浮栅管和MOS管串起来组成管串起来组成如图如图所所示的存储单元时，相应的位线为低电平，即示的存储单元时，相应的位线为低电平，即读取值为读取值为“0”，而未注入电子的浮栅管的，而未注入电子的浮栅管的源、漏极是不导通的，帮读取值为源、漏极是不导通的，帮读取值为“1”。在原始状

24、态，即厂家出厂时，没有经过编程，在原始状态，即厂家出厂时，没有经过编程，浮栅中没注入电子，位线上总是浮栅中没注入电子，位线上总是“1”。消除浮栅电荷的办法是利用紫外线光照射，消除浮栅电荷的办法是利用紫外线光照射，由于浮栅恢复初态由于浮栅恢复初态。EPROM芯片上方有一芯片上方有一个石英玻璃窗口，只要将此芯片放入一个靠个石英玻璃窗口，只要将此芯片放入一个靠近紫外线灯管的小盒中，一般照射近紫外线灯管的小盒中，一般照射20分钟，分钟，读出各单元的内容为读出各单元的内容为FFH，则说明该则说明该EPROM已擦除。已擦除。（二）典型（二）典型EPROM芯片介绍芯片介绍EPROM芯芯 片片 有有 多多 种

25、种 型型 号号，如如 2716（2K*8），2732（4K*8），2764（8K*8），27128（16K*8），27256（32K*8）等等。下下面面以以2764A 为为例例，对对EPROM的的性性能能和和工工作作方方式式作作一一介介绍绍。Intel 2764A有有13条条地地址址线线，8条条数数据据线线，2个个电电压压输输入入端端Vcc和和Vpp，一一个个片片选选取取端端CE（功功能能同同CS），此此外外还还有有输输出出允允许许OE和和编程控制编程控制PGM，其功能框图见图其功能框图见图。3 3编程方式编程方式编程方式编程方式这时，这时，Vpp接接12.5V，Vcc仍接仍接5V，从数据输入

26、这个单从数据输入这个单元要存储的数据，元要存储的数据，CE端保持低电平，输出允许信号端保持低电平，输出允许信号OE为高，每写一个为高，每写一个地址单元，都必须在地址单元，都必须在PGM引脚端给一个低电引脚端给一个低电平有效，宽度为平有效，宽度为45ms的脉冲，的脉冲，如图所示如图所示。4编程禁止编程禁止在编程过程中，只要使该片在编程过程中，只要使该片CE为高电为高电平，编程就立即禁止。平，编程就立即禁止。5编程校验编程校验在编程过程中，为了检查编程时写入在编程过程中，为了检查编程时写入的数据是否正确，通常在编程过程中的数据是否正确，通常在编程过程中包含校验操作。在一个字节的编程完包含校验操作。

27、在一个字节的编程完成后，电源的接法不变，但成后，电源的接法不变，但PGM为高为高电平，电平，CE，OE均为低电平，则同一单均为低电平，则同一单元的数据就在数据线上输出，这样就元的数据就在数据线上输出，这样就可与输入数据相比较，校验编程的结可与输入数据相比较，校验编程的结果是否正确。果是否正确。6Intel标识符模式标识符模式当两个电源当两个电源Vcc和和Vpp都接至都接至5V，CE=OE=0时，时，PGM为高电平，这时与为高电平，这时与读方式相同，但把读方式相同，但把A9引脚接至引脚接至11.5V12.5的高电平，则的高电平，则2764A处于读处于读Intel标识符模式。标识符模式。要读出要读

28、出2764A的编码必须顺序读出两个字节，的编码必须顺序读出两个字节，先让先让A1A8全为低电平，而使全为低电平，而使A0从低变高，从低变高，分两次读取分两次读取2764A的内容，当的内容，当A0=0时读出的时读出的内容为制造商编码（陶瓷封装为内容为制造商编码（陶瓷封装为89H，塑封塑封为为88H），），当当A0=1时，则可读出器件的编码时，则可读出器件的编码（2764A为为08H，27C64为为07H）。）。另外，在对另外，在对EPROM编程时，每写编程时，每写一个字节都需要一个字节都需要45ms的的PGM脉冲，速脉冲，速度太慢，且容量越在，速度越慢。为度太慢，且容量越在，速度越慢。为此，此，

29、Intel公司开发一种新的编程方法，公司开发一种新的编程方法，比标准方法快比标准方法快6倍以上倍以上。实实际际上上，按按这这一一思思路路开开发发的的编编程程器器有有多多种种型型号号。编编程程器器中中有有一一个个卡卡插插在在I/O扩扩展展槽槽上上，外外部部接接有有EPROM插插座座，所所提提供供的的编编程程软软件件可可自自动动提提供供编编程程电电压压Vpp，按按菜菜单单提提示示，可可读读、可可编编程程、可校验、也可读出器件的编码，操作很方便。可校验、也可读出器件的编码，操作很方便。（三）高集成度三）高集成度三）高集成度三）高集成度EPROMEPROM除除了了常常使使用用的的EPROM 2764外

30、外，还还常常使使用用27128，27256，27512等等。由由于于工工业业控控制制计计算算机机的的发发展展迫迫切切需需用用电电子子盘盘取取代代硬硬盘盘，常常把把用用户户程程 序序、操操 作作 系系 统统 固固 化化 在在 电电 子子 盘盘 上上，（ROMDISK），这这时时要要用用27C010（128K*8），27C040（512K*8）大大容容量量芯芯片片。关关于于这这几几种种芯芯片片的的使使用用请请参参阅阅有有关关手手册。册。第四节第四节 CPU与存储器的连接与存储器的连接本节讨论本节讨论CPU如何与存储器连接，以及几如何与存储器连接，以及几种典型种典型CPU与与ROM或或RAM的连接实

31、例。的连接实例。一、连接时应注意的问题一、连接时应注意的问题在微型计算机中，在微型计算机中，CPU对存储器进行读写对存储器进行读写操作，首先要由地址总线给出地址信号，然操作，首先要由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线后发出读写控制信号，最后才能在数据总线上进行数据的读写。所以，上进行数据的读写。所以，CPU与存储器与存储器连接时，地址总线、数据总线和控制总线都连接时，地址总线、数据总线和控制总线都要连接。在连接时应注意以下问题：要连接。在连接时应注意以下问题：一）一）CPU总线的带负载能力总线的带负载能力CPU在设计时，一般输出线的带负载能在设计时，一般输出线的带负

32、载能力为力为1个个TTL。现在存储器为现在存储器为MOS管，直管，直流负载很小，主要是电容负载，故在简流负载很小，主要是电容负载，故在简单系统中，单系统中，CPU可直接与存储器相连，可直接与存储器相连，而在较大系统中，可加驱动器再与存储而在较大系统中，可加驱动器再与存储器相连。器相连。二）二）二）二）CPUCPU时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合CPU的取指周期和对存储器读写都有固定的时序，的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。由此决定了对存储器存取速度的要求。具体地说，具

33、体地说，CPU对存储器对存储器进行读操作时进行读操作时，CPU发出发出地址和读命令后，存储器必须在限定时间内给出有地址和读命令后，存储器必须在限定时间内给出有效数据。而当效数据。而当CPU对存储器对存储器进行写操作时进行写操作时，存储器，存储器必须在写脉冲规定的时间内将数据写入指定存储单必须在写脉冲规定的时间内将数据写入指定存储单元，否则就无法保证迅速准确地传送数据。元，否则就无法保证迅速准确地传送数据。三）存储器组织、地址分配三）存储器组织、地址分配三）存储器组织、地址分配三）存储器组织、地址分配在各种微型计算机系统中，字长有在各种微型计算机系统中，字长有8位、位、16位或位或32位位之分，

34、可是存储器均以字节为基本存储单元，如欲之分，可是存储器均以字节为基本存储单元，如欲存储存储1个个16位或位或32位数据，就要放在连续的几个内存位数据，就要放在连续的几个内存单元中，这种存储器称单元中，这种存储器称“字节编址结构字节编址结构”。80286、80386 CPU是把或是把或32位数的低字节位数的低字节放在低地址（偶地址）存储单元中。放在低地址（偶地址）存储单元中。此外，内存又分为此外，内存又分为ROM区和区和RAM区，而区，而RAM区又分为系统区和用户区，所以内存区又分为系统区和用户区，所以内存地址分配是一个重要问题。地址分配是一个重要问题。例如，例如，Z80或或8085CPU地址线

35、地址线16根，寻址范根，寻址范围围64KB，Z80-TP801单板计算机的单板计算机的ROM区区地址为地址为01FFFH，这一区域存放监控程序等，这一区域存放监控程序等，用户区（用户区（RAM）地址为地址为2000H以后。而以后。而IBM-PC机的机的ROM区却放在高地址区（详见区却放在高地址区（详见本章第五节）。本章第五节）。存储器中地址译码的方式存储器中地址译码的方式两种方式：两种方式：一种是单译码方式一种是单译码方式或称字结或称字结构，适用于小容量存储器中；构，适用于小容量存储器中；另一种是另一种是双译码双译码，或称复合译码结构。，或称复合译码结构。图图4-5 单译码结构存储器单译码结构

36、存储器 图图图图4-6 4-6 双译码存储器电路双译码存储器电路双译码存储器电路双译码存储器电路RAM与与CPU的连接的连接（一）（一）1K RAM的连接的连接图图4-8 用用1024*1组成组成1K RAM的方框图的方框图 图图图图4-9 4-9 用用用用256*4256*4组成组成组成组成1 1K RAM K RAM 的方框图的方框图的方框图的方框图二、典型二、典型CPU与存储器的连接与存储器的连接一）地址译码器一）地址译码器74LS138 真值表如表所示真值表如表所示。二）二）8位位CPU与存储器的连接与存储器的连接1Z80 CPU与与6116A的连接的连接下面介绍两个芯片之间时序配合问

37、题。下面介绍两个芯片之间时序配合问题。6116A芯片的芯片的读取时间为读取时间为120ns，这个时间表示从这个时间表示从CS有效到有效到6116A内部的数据稳定地出现在外部数据总线上的时间。内部的数据稳定地出现在外部数据总线上的时间。图图（a）是是6116A的读周期时序图的读周期时序图。Z80CPU读周期时序如图（读周期时序如图（b）所示所示，tD为时钟脉冲为时钟脉冲的的T T上升沿上升沿到地址有效所需时间到地址有效所需时间,TsTs为数据有效到为数据有效到T3T3下降沿之间的时间下降沿之间的时间,若时若时钟为钟为4 4MHzMHz，即时钟周期即时钟周期T T为为250250nsns，则从则从

38、T1T1周期上沿开始经周期上沿开始经tDtD时间时间后，地址信号变为有效，后，地址信号变为有效，61166116A A已把有效数据送出，即可达到时已把有效数据送出，即可达到时序配合的要求，否则序配合的要求，否则CPUCPU将采样到错误的数据。将采样到错误的数据。Z8OCPUZ8OCPU从地址有从地址有效到采样数据的时间间隔为：效到采样数据的时间间隔为：TrdTrd=T1-Td+T2+1/2 T3-T3=T1-Td+T2+1/2 T3-T3 =250-100+250+125-50 =250-100+250+125-50=475ns=475ns显然，显然，TrdTrd TaaTaa，故满足时序要求

39、。故满足时序要求。2 2Z80CPUZ80CPUZ80CPUZ80CPU与与与与EPROMEPROMEPROMEPROM的连接的连接的连接的连接在在 存存 储储 器器 周周 期期，TrdTrd=475ns450ns=475ns450ns，仍仍可可满满足足时时序序要要求求，但但在在取取指指令令周周期期，CPUCPU发发出出地地址址有有效效信信号号后后再再经经340340nsns，CPUCPU就就要要采采 样样 数数 据据 总总 线线，而而340340ns450nsns450ns，即即此此刻刻27162716仍仍不不能能送送出出有有效效数数据据，显显然然这这时时CPUCPU读读取取的的指指令令码码

40、是是在在Z80Z80取取指指周周期期中中插插入入一一个个等待周期等待周期TwTw.其电路与时序见图其电路与时序见图。电路电路的作用是从的作用是从Q1Q1端产生端产生WAITWAIT信号加到信号加到CPUCPU之之WAITWAIT引脚，引脚，于是插入一个于是插入一个TwTw等待周期，等待周期，保证时序的要求。保证时序的要求。补充材料补充材料补充材料补充材料第五节第五节 IBM PC/XT 中的存储器中的存储器一、存储空间的分配一、存储空间的分配表表 IBM PC/XT 计算机存储空间分配表计算机存储空间分配表一、存储空间的分配一、存储空间的分配286计算机存储空间分配表计算机存储空间分配表二、二

41、、ROM 子系统子系统图图 系统板上的系统板上的ROM电路电路 二、二、ROM 子系统子系统ROM 子系统中译码管理的存储器地址子系统中译码管理的存储器地址。三、三、RAM RAM 子系统子系统图图 RAM RAM 子系统组成框图子系统组成框图第六节第六节 扩展存储器及其管理扩展存储器及其管理一、寻址范围一、寻址范围一、寻址范围一、寻址范围表表表表 不同不同不同不同CPUCPU的寻址范围的寻址范围的寻址范围的寻址范围图图图图 主存储区及内存保留区主存储区及内存保留区主存储区及内存保留区主存储区及内存保留区二、存储器管理二、存储器管理二、存储器管理二、存储器管理（一）实地址方式（一）实地址方式（

42、一）实地址方式（一）实地址方式（二）（二）（二）（二）虚地址保护方式虚地址保护方式虚地址保护方式虚地址保护方式图表虚拟地址图表虚拟地址图表虚拟地址图表虚拟地址-物理地址转换物理地址转换物理地址转换物理地址转换（三）虚拟（三）虚拟（三）虚拟（三）虚拟80868086方式方式方式方式三、高速缓存器三、高速缓存器三、高速缓存器三、高速缓存器图高速缓存系统框图图高速缓存系统框图图高速缓存系统框图图高速缓存系统框图上次上次课的主要内容（课的主要内容（1011）第四章第四章 半导体存储器半导体存储器4-1概述概述4-2 随机读写存储器（随机读写存储器（RAM）本次本次课的主要内容（课的主要内容（1013）

43、第四章第四章 半导体存储器半导体存储器4-3 只读存储器（只读存储器（ROM）4-4CPU与存储器的连接与存储器的连接4-5IBM PC/XT中的存储器中的存储器4-6扩展存储器及其管理扩展存储器及其管理本章的重点与难点本章的重点与难点1、读写存储器、读写存储器RAM的基本工作原理的基本工作原理（1）SRAM（2）DRAM2、只读存储器、只读存储器ROM的工作原理的工作原理（1）掩膜）掩膜ROM（2）PROM（3）EPROM3、用静态、用静态RAM芯片组成一定容量的存储器芯片组成一定容量的存储器（1）计算所需芯片的数目）计算所需芯片的数目（2）数据总线的连接）数据总线的连接（3）地址总线的连接）地址总线的连接（4）控制总线的连接）控制总线的连接上次上次课的主要内容（课的主要内容（1013）第四章第四章 半导体存储器半导体存储器4-3 只读存储器（只读存储器（ROM）4-4 CPU与存储器的连接与存储器的连接4-5 IBM PC/XT中的存储器中的存储器4-6 扩展存储器及其管理扩展存储器及其管理本次本次课的主要内容（课的主要内容（1013）4 PC总线与接口标准4.1 概述4.2 系统总线4.3 PCI线总线4.4 PCI-X总线4.5 PCI Express总线4.6 其他总线和接口