12-习题解析-第四章01.doc.ppt

《12-习题解析-第四章01.doc.ppt》由会员分享，可在线阅读，更多相关《12-习题解析-第四章01.doc.ppt（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、4.说明存取周期和存取时间的说明存取周期和存取时间的区别区别。解：存取时间解：存取时间仅为完成一次操作的时间仅为完成一次操作的时间（存取时间）（存取时间），存取周期存取周期不仅包含操作时间，还包含操作后线路的不仅包含操作时间，还包含操作后线路的恢复时间恢复时间。即：。即：存取周期存取周期=存取时间存取时间+恢复时间恢复时间5.什么是存储器的什么是存储器的带宽带宽？若存储器的数据总线宽度为？若存储器的数据总线宽度为32位，存取周期为位，存取周期为200ns，则存储器的带宽是多少？则存储器的带宽是多少？解：解：存储器的带宽指存储器的带宽指单位时间内从存储器写入或读出的最大数据数。单位时间内从存储器

2、写入或读出的最大数据数。存储器带宽存储器带宽/1s=32位位/200ns 存储器带宽存储器带宽=160M位位/秒秒=20MB/S=5M字字/秒秒6.某机字长为某机字长为32位，其存储容量是位，其存储容量是64KB，按字编址按字编址它的寻址范围是多少？它的寻址范围是多少？若主存若主存以字节编址以字节编址，试画出主存字地址和字节地址的分配情况。，试画出主存字地址和字节地址的分配情况。解：解：存储容量是存储容量是64KB时，时，按字按字编址，一个存储单元一个字，编址，一个存储单元一个字，64K /4=16K 个字个字，按字按字节编址节编址，一个存储单元一个字节，一个存储单元一个字节，寻址范围就是寻址

3、范围就是64K 个字节，个字节，0 01 12 236 65 54 4655346553465532655327 765535655356553365533字地址字地址字地址字地址 HB HB字节地址字节地址字节地址字节地址 LB LB0 04 48 8655286552865532655327.一个容量为一个容量为16K X 32位的存储器，其位的存储器，其地址线和数据线的总和地址线和数据线的总和是多少？是多少？当选用下列不同规格的存储芯片时，各需要多少片？当选用下列不同规格的存储芯片时，各需要多少片？1KX4位，位，2KX8位，位，4KX4位，位，16KX1位，位，4KX8位，位，8KX8

4、位位 解：解：地址线和数据线的总和地址线和数据线的总和=14+32=46根；根；各需要的片数为：各需要的片数为：1K X 4：16K X 32/1K X 4=16 X 8=128片片 2K X 8：16K X 32/2K X 8=8 X 4=32片片 4K X 4：16K X 32/4K X 4=4 X 8=32片片 16K X 1：16K X 32/16K X 1=32片片 4K X 8：16K X 32/4K X 8=4 X 4=16片片 8K X 8：16K X 32/8K X 8=2 X 4=8片片 9.什么叫什么叫刷新刷新？为什么为什么要刷新？说明刷新有要刷新？说明刷新有几种方法几种

5、方法。解：刷新解：刷新对对DRAM定期进行的全部重写过程；定期进行的全部重写过程；刷新原因刷新原因因电容泄漏而引起的因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，所存信息的衰减需要及时补充，因此安排了定期刷新操作；因此安排了定期刷新操作；常用的刷新方法常用的刷新方法有三种有三种集中式、分散式、异步式集中式、分散式、异步式。集中式：集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：分散式：在每个读在每个读/写周期之后插入一个刷新周期，无写周期之后插入一个刷新周期，无CPU访存死时间；访存死时间；异步式：异步式：是集中式和分散式

6、的折衷。是集中式和分散式的折衷。10.半导体存储器芯片的半导体存储器芯片的译码驱动方式译码驱动方式有几种？有几种？解：解：半导体存储器芯片的译码驱动方式有半导体存储器芯片的译码驱动方式有两种两种：线选法（单译码器）线选法（单译码器）和和重合法（双译码器）重合法（双译码器）。线选法：线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。这种方法通过行、

7、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。可大大节省器材用量，是最常用的译码驱动方式。12.画出用画出用1024X4位位的存储芯片组成一个容量为的存储芯片组成一个容量为64KX8位位的存储器逻辑框图。的存储器逻辑框图。要求将要求将64K分成分成4个页面个页面，每个页面分，每个页面分16组组，指出共需多少片存储芯片。，指出共需多少片存储芯片。解：设采用解：设采用SRAM芯片，芯片，总片数总片数=64K X 8位位/1K X 4位位 =64 X 2=128片片 题意分析题意分析：本题设计的存储器结构上分为：本题设计的存储器结构上分为总体总体、页面、组三级页面

8、、组三级，因此画图时也应分三级画。首先应确定各级的容量：因此画图时也应分三级画。首先应确定各级的容量：页容量页容量=总容量总容量/页面数页面数 =64K X 8位位/4 =16K X 8位位；组容量组容量=页面容量页面容量/组组 =16KX8位位/16 =1KX8位位；组内片数组内片数=组容量组容量/片容量片容量 =1KX8位位/1KX4位位 =2片（位扩展）片（位扩展）；地址分配：地址分配：页面号页面号页面号页面号 组号组号组号组号 组内地址组内地址组内地址组内地址2 4 102 4 10 A A1515 A A1414 A A1313 A A10 10 A A9 9 A A0 0 页面逻辑

9、框图：（页面逻辑框图：（字扩展字扩展）1KX81KX8（组（组（组（组0 0）1KX81KX8（组（组（组（组1 1）1KX81KX8（组（组（组（组2 2）1KX81KX8（组（组（组（组1515）组组组组译译译译码码码码器器器器4:16-CS0-CS0-CS1-CS1-CS2-CS2-CS15-CS15A A9090 -WE D -WE D7070A10A10A11A11A12A12A13A13-CEi-CEi16KX816KX8存储器逻辑框图：（存储器逻辑框图：（字扩展字扩展）16KX816KX8（页面（页面（页面（页面0 0）16KX816KX8（页面（页面（页面（页面1 1）16KX

10、816KX8（页面（页面（页面（页面2 2）16KX816KX8（页面（页面（页面（页面3 3）A14A14A15A15-CE0-CE0-CE1-CE1-CE2-CE2-CE3-CE3A130 -WE D70A130 -WE D70页页页页面面面面译译译译码码码码器器器器2:42:4 13.设有一个设有一个64KX8位位的的RAM芯片，试问该芯片共有多少个芯片，试问该芯片共有多少个基本单元基本单元电路（简称存储电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最

11、小地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有，试确定这种芯片的地址线和数据线，并说明有几种几种解解答。答。解：解：存储基元总数存储基元总数=64KX8位位 =512K位位=219位位；思路思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向字向，因为地址位数和字数成因为地址位数和字数成2的幂的幂的关系，可较好地的关系，可较好地压缩压缩线数。线数。设地址线根数为设地址线根数为a，数据线根数为，数据线根数为b，则片容量为：，则片容量为：2aXb=219；b=219-a；若若a=19，b=1，总和，总和=19+

12、1=20；a=18，b=2，总和，总和=18+2=20；a=17，b=4，总和，总和=17+4=21；a=16，b=8，总和，总和=16+8=24；由上可看出：由上可看出：片字数越少，片字长越长，引脚数越多。片字数越少，片字长越长，引脚数越多。片字数、片位数均按片字数、片位数均按2的幂变化的幂变化。结论：结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有 两种两种：地址线：地址线=19根根，数据线，数据线=1根根；或地址线或地址线=18根根，数据线，数据线=2根根。14.某某8位位微型机微型机地址码为地址码为18位位，

13、若使用，若使用4KX4位位的的RAM芯片组成模块板结构的存芯片组成模块板结构的存储器，试问：储器，试问：（1）该机所允许的）该机所允许的最大主存空间最大主存空间是多少？是多少？（2）若每个模块板为）若每个模块板为32KX8位位，共需，共需几个几个模块板？模块板？（3）每个模块板内共有）每个模块板内共有几片几片RAM芯片？芯片？（4）共有）共有多少片多少片RAM？（5）CPU如何如何选择选择各模块板？各模块板？解：解：（1）218=256K，则该机所允许的最大主存空间是，则该机所允许的最大主存空间是256KX8位位（或（或256KB）；）；（2）模块板总数）模块板总数=256KX8/32KX8

14、=8块块；（3）板内片数）板内片数=32KX8位位/4KX4位位 =8X2=16片片(8组组)；（4）总片数）总片数=16片片X8=128片片；（5）CPU通过通过最高最高3位地址译码位地址译码选选板板，次高次高3位地址译码位地址译码选选组组。地址格式分配如下：地址格式分配如下：板地址板地址板地址板地址 组地址组地址组地址组地址 片内地址片内地址片内地址片内地址3 3 123 3 1217 15 14 12 11 0 15.设设CPU共有共有16根地址线根地址线，8根数据线根数据线，并用并用-MREQ（低电平有效）作访存控制信号，（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读

15、，低电评为写）。现有下列存储芯片：作读写命令信号（高电平为读，低电评为写）。现有下列存储芯片：ROM（2KX8位，位，4KX4位，位，8KX8位），位），RAM（1KX4位，位，2KX8位，位，4KX8位），位），及及74138译码器和其他译码器和其他门电路门电路（门电路自定）。（门电路自定）。试从上述规格中选用合适芯片，画出试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：和存储芯片的连接图。要求：（1）最小最小4K地址地址为为系统系统程序区，程序区，409616383地址范围为地址范围为用户用户程序区；程序区；（2）指出）指出选用选用的存储芯片类型及数量；的存储芯片类型及数量

16、；（3）详细）详细画出画出片选逻辑。片选逻辑。解解：因为，地址范围决定了存储器的容量。所以：因为，地址范围决定了存储器的容量。所以：ROM 0 4K(0 4095)=4 K*8 RAM 4096 16383=12K*8 选选ROM 4K*4 两片两片 （片选信号最少，电路信号传输效率高片选信号最少，电路信号传输效率高）选选RAM 4K*8 三片三片 （片选信号最少片选信号最少）A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1

17、1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0G1CBAG2BG2AY0Y1Y2Y3Y4Y5Y6Y7输入信号输入信号输出信号输出信号控制信号控制信号G1G2AG2B74138 3-8译码器译码器高电平有效高电平有效低电平有效低电平有效低电平有效低电平有效连连片片选选信信号号连连地地址址信信号号A0A114K*4 /CSD7D4CPUA11A0D7D0/WE3-8译译码码器器A14A13A12/Y3/Y2/Y1/Y0/MREQ2.4、主存储器与、主存储器与CPU的连接的连接第一组地址第一

18、组地址 0 4K-1：0000 0000 0000 0000 0000 1111 1111 1111第二组地址第二组地址 4K8K-1：0001 0000 0000 0000 0001 1111 1111 1111第二组地址第二组地址 8K12K-1：0010 0000 0000 0000 0010 1111 1111 1111第二组地址第二组地址 12K16K-1：0011 0000 0000 0000 0011 1111 1111 1111A0A11/CS 4K*4D3D0A0A114K*8/CSD7D0A0A11/CS 4K*8D7D0CBA000001A0A11/CS 4K*8D7D0

19、G1G2AG2BA15010011 16.设设CPU共有共有16根地址线根地址线，8根数据线根数据线，并用并用-MREQ（低电平有效）作访存控制信号，（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。作读写命令信号（高电平为读，低电评为写）。现有现有8片片8KX8位位的的RAM芯片与芯片与CPU相连，试回答：相连，试回答：（1）用）用74138译码器画出译码器画出CPU与存储芯片的与存储芯片的连接图连接图；（2）写出每片）写出每片RAM的的地址范围地址范围；（3）如果运行时发现不论往哪片）如果运行时发现不论往哪片RAM写入数据后，以写入数据后，以A000H为起始地

20、址的存储为起始地址的存储 芯片都有与其芯片都有与其相同相同的数据，分析的数据，分析故障原因故障原因。（4）根据（）根据（1）的连接图，若出现地址线）的连接图，若出现地址线A13与与CPU断线断线，并，并搭接搭接到到高电平高电平上，上，将出现什么将出现什么后果后果？CPUA12A0D7D0/WE3-8译译码码器器A15A14A13/Y3/Y2/Y1/Y0/MREQ第一片地址第一片地址 0 8K-1：000 0 0000 0000 0000 000 1 1111 1111 1111第二片地址第二片地址 8K16K-1：001 0 0000 0000 0000 001 1 1111 1111 111

21、1第三片地址第三片地址 16K24K-1：010 0 0000 0000 0000 010 1 1111 1111 1111第四片第四片24K32K-1；第五片；第五片32K40K-1；第六片；第六片40K48K-1；第七片；第七片48K56K-1第八片地址第八片地址 56K64K-1：111 0 0000 0000 0000 111 1 1111 1111 1111A0A128K*8/CSD7D0A0A12/CS 8K*8D7D0CBAA0A12/CS 8K*8D7D0A0A12/CS 8K*8D7D0000001010111G1G2AG2B （2）地址空间分配图：）地址空间分配图：8K*8

22、 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAM8K*8 RAMY0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7081910819181921638381921638316384245751638424575245763276724576327673276840959327684095940960491514096049151491525734349152573435734465535573446

23、5535 （3）如果运行时发现不论往哪片）如果运行时发现不论往哪片RAM写入数据后，以写入数据后，以A000H为起始地为起始地 址的存储芯片都有与其相同的数据，址的存储芯片都有与其相同的数据，1010 0000 0000 0000 Y5 则根本的则根本的故障原因故障原因为：为：该存储芯片的该存储芯片的片选输入端片选输入端很可能很可能总是处于低电平总是处于低电平。可能的情况有：。可能的情况有：1）该片的）该片的-CS端与端与-WE端端错连错连或或短路短路；2）该片的）该片的-CS端与端与CPU的的-MREQ端端错连错连或或短路短路；3）该片的）该片的-CS端与端与地线地线错连错连或或短路短路；在

24、此，假设芯片与译码器本身都是好的。在此，假设芯片与译码器本身都是好的。（4）如果地址线）如果地址线A13与与CPU断线断线，并，并搭接到高电平搭接到高电平上，将会出现上，将会出现A13恒恒 为为“1”的情况。此时存储器只能寻址的情况。此时存储器只能寻址A13=1的地址空间，的地址空间，A13=0的的 另一半地址空间将永远访问不到另一半地址空间将永远访问不到。若对。若对A13=0的地址空间进行访问，的地址空间进行访问，只能错误地访问到只能错误地访问到A13=1的对应空间中去。的对应空间中去。22.某机某机字字长长16位位，常规的存储空间为，常规的存储空间为64K字字，若想不改用其他高速的存储芯片

25、，若想不改用其他高速的存储芯片，而使访存速度提高到而使访存速度提高到8倍倍，可采取什么措施？画图说明。，可采取什么措施？画图说明。解：若想不改用高速存储芯片，而使访存速度提高到解：若想不改用高速存储芯片，而使访存速度提高到8倍，倍，可采取可采取多体交叉存取技术多体交叉存取技术，图示如下：，图示如下：0 08 8M0M08K*2B8K*2B1 19 9M1M18K*2B8K*2B2 21010M2M28K*2B8K*2B3 31111M3M38K*2B8K*2B4 41212M4M48K*2B8K*2B5 51313M5M58K*2B8K*2B6 61414M6M68K*2B8K*2B7 715

26、15M7M78K*2B8K*2B存储管理存储管理存储管理存储管理存储总线存储总线存储总线存储总线8体交叉访问时序：体交叉访问时序：启动启动启动启动M0M0：启动启动启动启动M1M1：启动启动启动启动M2M2：启动启动启动启动M3M3：启动启动启动启动M4M4：启动启动启动启动M5M5：启动启动启动启动M6M6：启动启动启动启动M7M7：t t单体存取周期单体存取周期单体存取周期单体存取周期由图可知：每隔由图可知：每隔由图可知：每隔由图可知：每隔1/81/8个存取周期就可在存储总线上获得一个数据。个存取周期就可在存储总线上获得一个数据。个存取周期就可在存储总线上获得一个数据。个存取周期就可在存储总线上获得一个数据。