数字电路 第四章组合逻辑.ppt

《数字电路 第四章组合逻辑.ppt》由会员分享，可在线阅读，更多相关《数字电路 第四章组合逻辑.ppt（108页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第四章组合逻辑电路v4.1概述概述v4.2组合逻辑电路分析与设计组合逻辑电路分析与设计v4.3常用组合逻辑电路常用组合逻辑电路v4.4采用采用MSI设计组合逻辑电路设计组合逻辑电路v4.5组合逻辑电路竞争组合逻辑电路竞争-冒险冒险1/2/20231GUET School of Information&Communications4.1 4.1 概述概述 数字电路按其完成逻辑功能的不同特点，可划分为数字电路按其完成逻辑功能的不同特点，可划分为组组合逻辑电路合逻辑电路和和时序逻辑电路时序逻辑电路两大类。两大类。组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：从从从从逻辑上逻辑上逻辑上逻辑上

2、讲，组合电路在任一时刻的输出状态仅由该时讲，组合电路在任一时刻的输出状态仅由该时讲，组合电路在任一时刻的输出状态仅由该时讲，组合电路在任一时刻的输出状态仅由该时刻的输入状态决定，而与过去的输入状态无关。刻的输入状态决定，而与过去的输入状态无关。刻的输入状态决定，而与过去的输入状态无关。刻的输入状态决定，而与过去的输入状态无关。从从从从结构上结构上结构上结构上讲，组合电路都是单纯由讲，组合电路都是单纯由讲，组合电路都是单纯由讲，组合电路都是单纯由逻辑门逻辑门逻辑门逻辑门组成，且输组成，且输组成，且输组成，且输出出出出不存在反馈路径不存在反馈路径不存在反馈路径不存在反馈路径。电路无记忆功能电路无记

3、忆功能电路无记忆功能电路无记忆功能1/2/20232GUET School of Information&Communicationsan组合逻辑电路组合逻辑电路a1y1ym向量函数形式：向量函数形式：Y=F(A)Y=F(A)逻辑图、函数式或真值表均能描述组合逻辑电路，这里用函逻辑图、函数式或真值表均能描述组合逻辑电路，这里用函数式说明：数式说明：&ABF 图图4-1 组合逻辑电路逻辑图组合逻辑电路逻辑图1/2/20233GUET School of Information&Communications4.2组合逻辑电路分析与设计方法组组合合逻逻辑辑电电路路分分析析：根根据据给给定定的的逻逻辑

4、辑电电路路图图，归归纳纳出出该该逻逻辑辑电电路的逻辑功能。路的逻辑功能。组合逻辑电路的分析通常采用组合逻辑电路的分析通常采用代数法代数法，一般按照以下，一般按照以下步骤步骤进行：进行：(1)根根据据给给定定组组合合逻逻辑辑电电路路的的逻逻辑辑图图，从从输输入入端端开开始始，逐逐级级推推导导出出输输出出 端的逻辑函数表达式；端的逻辑函数表达式；(2)化简输出函数表达式，列出化简输出函数表达式，列出真值表真值表；(3)进行逻辑功能描述进行逻辑功能描述。一、分析方法一、分析方法逻辑图逻辑图 函数式函数式 真值表真值表 逻辑功能逻辑功能1/2/20234GUET School of Informati

5、on&Communications&ABF图4-2 异或电路逻辑图例例4-1分析图所示的组合逻辑电路。分析图所示的组合逻辑电路。解解:(1)根根据据与与非非门门的的逻逻辑辑关关系系，写写出出各输出端表达式。各输出端表达式。011101110000FBA例4-1真值表(2)列真值表。列真值表。(3)归纳逻辑功能。归纳逻辑功能。该电路为该电路为异或异或逻辑电路。逻辑电路。1/2/20235GUET School of Information&Communications图4-3-3 电路逻辑图例例4-2分析图所示的组合逻辑电路。分析图所示的组合逻辑电路。解解:(1)由逻辑图可得由逻辑图可得&ABF

6、&Cz1z2z4z3(2)列真值表。列真值表。110110100000FBA例4-2真值表1010C0111111010110101(3)由由真真值值表表可可见见，当当三三个个输输入入逻逻辑辑变量不同时，输出为变量不同时，输出为1，为不一致电路。，为不一致电路。1/2/20236GUET School of Information&Communications二、设计方法二、设计方法 所谓的组合逻辑电路设计，就是根据给出的实际逻辑问题，所谓的组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑关系的求出实现这一逻辑关系的最佳逻辑电路最佳逻辑电路。逻辑功能逻辑功能 逻辑图逻辑图 真值表

7、真值表函数式函数式 工工程程上上的的最最佳佳设设计计，通通常常需需要要用用多多个个指指标标去去衡衡量量，主主要要考虑的问题有以下几个方面：考虑的问题有以下几个方面：所所用用的的逻逻辑辑器器件件数数目目最最少少，器器件件的的种种类类最最少少，且且器器件件之之间的间的连线最少连线最少。这样的电路称。这样的电路称“最小化最小化”电路电路。满满足足速速度度要要求求，应应使使级级数数最最少少，以以减减少少门门电电路路的的延延迟迟。功耗小，工作稳定可靠。功耗小，工作稳定可靠。1/2/20237GUET School of Information&Communications1.逻辑抽象，列出真值表逻辑抽象

8、，列出真值表。找出输入、输出逻辑变量找出输入、输出逻辑变量由由输入输出的因果关系写真值表输入输出的因果关系写真值表编码：定义变量值编码：定义变量值“0”“1“含义含义2.写出表达式。写出表达式。(K图或公式法化简图或公式法化简)3.画出逻辑图。画出逻辑图。(注意将最简式变换成要求的形式注意将最简式变换成要求的形式)组合逻辑电路设计步骤如下：组合逻辑电路设计步骤如下：逻辑图逻辑图 实际逻实际逻辑问题辑问题真值表真值表逻辑表达式逻辑表达式最简（或最最简（或最合理）表达式合理）表达式1/2/20238GUET School of Information&Communications例例4-3有有一一

9、火火灾灾报报警警系系统统，设设有有烟烟感感、温温感感和和紫紫外外光光感感三三种种不不同同类类型型的的火火灾灾探探测测器器。为为了了防防止止误误报报警警，只只有有当当其其中中有有两两种种或或两两种种类类型型以以上上的的探探测测器器发发出出火火灾灾探探测测信信号号时时，报报警警系系统统才才产生报警控制信号，试设计产生报警控制信号的电路。产生报警控制信号，试设计产生报警控制信号的电路。思路：思路：逻逻辑辑抽抽象象：探探测测器器的的火火灾灾探探测测信信号号应应为为电电路路的的输输入入，令令A、B、C分分别别代代表表烟烟感感、温温感感和和紫紫外外光光感感三三种种探探测测器器的的探探测测信信号号，“1”表

10、示有火灾探测信号，表示有火灾探测信号，“0”表示没有火灾探测信号；表示没有火灾探测信号；最最终终是是否否产产生生报报警警信信号号为为电电路路的的输输出出，设设为为F，“1”表表示示产生报警信号，产生报警信号，“0”表示不产生报警信号。表示不产生报警信号。1/2/20239GUET School of Information&Communications(2)由真值表列由真值表列K图并化简得图并化简得解解:(1)(1)令令A A、B B、C C分分别别代代表表烟烟感感、温温感感和和紫紫外外光光感感的的探探测测信信号号，“1 1”表表示示有有火火灾灾，“0 0”表表示示没没有有火火灾灾，F F为为

11、输输出出，1 1表表示示报报警警，0 0不报警不报警.可列真值表如下：可列真值表如下：11001100B10101010C11101000F01111000A例4-1真值表001001110001111001BCA 例4-3卡诺图与或式：与或式：1/2/202310GUET School of Information&Communicationsb.b.若若采采用用与与非非器器件件，则则变变换换成成与与非非-与非表达式。与非表达式。&ABCF例4-3与非结构逻辑图&ABCF&1 例4-3或非结构逻辑图(3)a.(3)a.若以若以与门和或门与门和或门实现该逻辑电路实现该逻辑电路 思考：若要求以思

12、考：若要求以或非门或非门实现应如何转换？实现应如何转换？1/2/202311GUET School of Information&Communications例例4-4人人类类有有O、A、B、AB种种基基本本血血型型，输输血血者者与与受受血血者者的的血血型型必必须须符符合合图图示示原原则则。试试用用与与非非门门设设计计一一血血型型关关系系检检测测电电路路，用用以以检检测测输输血血者者与与受受血血者者之之间间的的血血型型关关系系是是否否符符合合图图示示关关系系，如果符合，输出为如果符合，输出为1，否则为，否则为0。设计思设计思路路依依题题意意：输输血血者者的的血血型型和和受受血血者者的的血血型型

13、都都是是输输入入变变量量，二二者者之之间间的的关关系系是是否符合上述原则为输出函数否符合上述原则为输出函数L。编编码码：血血型型有有四四种种取取值值，要要区区分分开开需需2位位二二进进制编码，则共有制编码，则共有4个输入逻辑变量。个输入逻辑变量。OOAABBABAB受血者受血者输血者输血者1/2/202312GUET School of Information&Communications解解:(1)依题意，以依题意，以CD代表输血者血型，代表输血者血型，EF代表受血者血型，作以下编码代表受血者血型，作以下编码血型血型输血者输血者受血者受血者C DE FO0 00 0A0 10 1B1 01

14、0AB1 11 1输入输入输出输出CDEFL0000100011001010011101011011111010110111111110真值表真值表:1/2/202313GUET School of Information&Communications(3)将最简将最简与或与或表达式变换表达式变换为为与非与非与非与非式，式，画逻辑图。画逻辑图。&1&1&LCDEF(2)由真值表得由真值表得K图并化简得图并化简得11110110000111100001CDEF0010001111101/2/202314GUET School of Information&Communications例例4-5

15、用用与非与非门实现函数门实现函数 F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14)解解:(1)作出卡诺图，化简求得最简与或表达式。作出卡诺图，化简求得最简与或表达式。00001111000111100001ABCD110111111110化简结果为：化简结果为：变换为变换为与非与非与非与非式：式：1/2/202315GUET School of Information&Communications(3)若若不不允允许许使使用用非非门门，则则对对结结果果进进一步变换。一步变换。(2)画出逻辑图画出逻辑图图4-2-8 例4-5逻辑图&BC&ADF1111(a)&BC

16、ADF(b)逻辑电路如图所示逻辑电路如图所示,与图与图(a)(a)相比，电路更简单，但仍然不是最佳结果。相比，电路更简单，但仍然不是最佳结果。1/2/202316GUET School of Information&Communications(4)进一步化简函数进一步化简函数&ACDBF图4-2-8 例4-5逻辑图(c)逻逻辑辑电电路路如如图图4-2-8(c)所所示示。该该电电路路仍仍然然是是级级门门结结构构，只只需需要要个个与与非非门门，显显然然是是实实现现该该函函数数的的最最佳佳结结果。果。1/2/202317GUET School of Information&Communicatio

17、ns例例4-64-6：某工厂有三条生产线，耗电分别为某工厂有三条生产线，耗电分别为1 1号线号线10kW10kW，2 2号线号线20kW20kW，3 3号线号线30kW30kW，生产线的电力由两台发电机提供，其中生产线的电力由两台发电机提供，其中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，根据生产试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。线的开工情况启动发电机，使电力负荷达到最佳配置。解：解：逻辑抽象逻辑抽象输入变量：输入变量：1 13 3号生产线以号生产线以A A、B B、C C表示，表示，生产线开工为生产线开

18、工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；逻辑真值表逻辑真值表1/2/202318GUET School of Information&Communications逻辑函数式逻辑函数式卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 与或式：与或式：与非与非式：与非与非式：1/2/202319GUET School of Information&Communications逻辑电路图

19、逻辑电路图与或式与或式与非与非式与非与非式1/2/202320GUET School of Information&Communications4.3 若干常用组合逻辑电路在数字系统中，有些逻辑电路是经常使用，一般做成在数字系统中，有些逻辑电路是经常使用，一般做成MSIMSI或或SSISSI，包括包括加法器、编码器、译码器、数据选择器加法器、编码器、译码器、数据选择器和和奇偶校验奇偶校验等等4.3.1 加法器1 1一位加法器一位加法器逻辑表达式：逻辑表达式：S AB+AB A B C0 AB 0 01 01 00 10 00 11 01 1S C0A B半加真值表半加真值表&ABCO=1S半加

20、器半加器：不考虑低位进位不考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。1/2/202321GUET School of Information&Communications全加器全加器：需考虑低位进位需考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。全加和全加和向高位的进位向高位的进位 全加器真值表1111101011011011000101110100101010000000SCOBACI1/2/202322GUET School of Information&CommunicationsCOSCOABCICI全加器逻辑符号全加器逻

21、辑符号1位全加器逻辑电路图&ABCO =1=1SCI1/2/202323GUET School of Information&Communications串行进位加法器串行进位加法器COCOB3A3CI 图4-3-2 4位逐位进位加法器 由由于于每每一一位位相相加加结结果果，必必须须等等到到低低一一位位的的进进位位产产生生以以后后才才能能建建立立，因此这种结构也叫做因此这种结构也叫做逐位进位加法器逐位进位加法器。串串行行进进位位加加法法器器的的特特点点是是结结构构简简单单，最最大大缺缺点点是是运运算算速速度度慢慢。为为了了提提高高运运算算速速度度，必必须须减减小小或或消消除除由由于于进进位位信

22、信号号逐逐位位传传递递所所消消耗耗的的时时间间，采采用用超超前前进位加法器进位加法器。B2A2B1A1B0A0COCI COCI COCI F3F2F1F0在位全加器的基础上，可以构成多位加法电路。在位全加器的基础上，可以构成多位加法电路。1/2/202324GUET School of Information&Communications超前进位加法器超前进位加法器逻辑图逻辑图由由位位超超前前进进位位全全加加器器逻逻辑辑电电路路可可知知，各各位位进进位位信信号号Y2、Y3、Y4只只与与两两个个加加数数有有关关，是是并并行行产产生生的的，都都只只需需要要经经历历一一级级与与非非门门和和一一级级

23、与与或或非非门门的的延延迟迟时时间间。超超前前进进位位加加法法器器大大大大提提高高了了运算速度。运算速度。COCI 3 0 Q 3 0 P 3 0 图4-3-6 4位全加器逻辑符号位位超超前前进进位位全全加加器器集集成成电电路路有有：CT54 283/CT74 283、CT54 S 283/CT74 S 283、CT54 LS 283/CT74 LS 283、CC4008等。等。1/2/202325GUET School of Information&Communications4.3.2 编码器编编码码：用用二二进进制制代代码码表表示示信信号号、事事物物等等过过程程称称为为编编码码。能能完成

24、编码功能的电路称为完成编码功能的电路称为编码器编码器。用用二二进进制制数数码码表表示示十十进进制制数数，叫叫做做二二十十进制编码进制编码(BCD)。能能识识别别输输入入（请请求求编编码码）信信号号的的优优先先级级别别，并并进进行行编编码码的的逻辑部件称为逻辑部件称为优先编码器。优先编码器。根根据据编编码码的的概概念念，编编码码器器的的输输入入端端子子数数N和输出端子数和输出端子数n应该满足关系式：应该满足关系式：N2n。概念概念X/Y图4-3-7 编码器通用逻辑符号Nn待编码信号待编码信号二进制代码二进制代码1/2/202326GUET School of Information&Commun

25、ications输入：输入：I I0 0I I7 7 8 8个高电平信号，个高电平信号，输出：输出：3 3位二进制代码位二进制代码Y Y2 2Y Y1 1Y Y0 0。故也称为故也称为8 8线线3 3线编码器线编码器。2.2.普通编码器普通编码器 用用n n位二进制代码可对位二进制代码可对N N2 2n n个输入信号进行编码，输个输入信号进行编码，输出相应的出相应的n n位二进制代码。位二进制代码。特点特点：输入：输入I I0 0I I7 7当中只允许当中只允许一个一个输入变量有效，即取值输入变量有效，即取值为为1 1（高电平有效）。（高电平有效）。三位二进制普通编码器三位二进制普通编码器1/

26、2/202327GUET School of Information&Communications3 3位二进制编码器的真值表位二进制编码器的真值表逻辑表达式：逻辑表达式：(利用无关项化简利用无关项化简)1/2/202328GUET School of Information&Communications 优先编码器优先编码器优先编码器优先编码器：允许同时在允许同时在允许同时在允许同时在n n n n个输入端有多个输入信号有效，个输入端有多个输入信号有效，个输入端有多个输入信号有效，个输入端有多个输入信号有效，编码器按输入线编号的大小来排列优先级，只对同时输入的多编码器按输入线编号的大小来排列

27、优先级，只对同时输入的多编码器按输入线编号的大小来排列优先级，只对同时输入的多编码器按输入线编号的大小来排列优先级，只对同时输入的多个信号中个信号中个信号中个信号中优先权最高优先权最高优先权最高优先权最高的一个进行编码。的一个进行编码。的一个进行编码。的一个进行编码。3优先编码器优先编码器设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。3 3位二进制优先编码器的真值表位二进制优先编码器的真值表1/2/202329GUET School of Information&Communications逻辑表达式：逻辑表达式：1/2/2

28、02330GUET School of Information&CommunicationsIN0IN1IN2IN3IN4IN5IN6IN7 S0/Z101/Z112/Z123/Z134/Z145/Z156/Z167/Z171011121314151617HPRI/BIN1aENaY0Y1Y22a4aaYEXYS181图4-3-9 8线-3-3线线优先编码器CT54148/CT74148逻辑符号4常用中规模优先编码器常用中规模优先编码器8线线-3线优先编码器：线优先编码器：CT54148/CT74148CT54LS148/CT74LS148CC453210线线-4线优先编码器：线优先编码器：C

29、T54147/CT74147CT54LS147/CT74LS147CC40147输入信号（低电输入信号（低电平有效）平有效）选通使能信号选通使能信号（低电平有效）（低电平有效）选通输出端，低电平选通输出端，低电平表示表示“电路工作，无电路工作，无编码信号输入编码信号输入”。扩展输出端，低电平扩展输出端，低电平表示表示“电路工作，有电路工作，有编码信号输入编码信号输入”。功能表功能表输出编码。输出编码。1/2/202331GUET School of Information&Communications逻辑图逻辑图若不考虑附加电路若不考虑附加电路 S、YS、YEX，则电路输出方程为：则电路输出方

30、程为：由由功功能能表表可可见见，若若IN7=0，无无论论其其他他输输入入端端数数据据为为0或或1，输输出出Y2Y1Y0=000，用用二二进进制制的的反反码码形形式式表表示示数数“”。这这说说明明IN7的优先级别最高，的优先级别最高，IN6次之，依此类推。次之，依此类推。集成集成8 8线线3 3线优先编码器线优先编码器74LS14874LS1481/2/202332GUET School of Information&Communications例：试用两片例：试用两片74LS14874LS148接成接成1616线线4 4线优先编码器，将线优先编码器，将A A0 0A A15151616个输入信

31、号编为二进制编码个输入信号编为二进制编码Z Z3 3Z Z2 2Z Z1 1Z Z0 0=0000=000011111111。其中其中A A1515的优先权最高，的优先权最高，A A0 0的优先权最低。的优先权最低。5.编码器电路扩展应用编码器电路扩展应用输入信号的连接；输入信号的连接；级联问题（芯片工作的优先级）；级联问题（芯片工作的优先级）；输出信号的连接。输出信号的连接。解：解：输入信号输入信号 需用两片需用两片1/2/202333GUET School of Information&Communications级联问题级联问题高优先级高优先级低优先级低优先级输出信号输出信号A15A8A

32、7A0编码编码10Z31 1 10 0 01 1 10 0 0Z2 Z1 Z001YEX(1)1/2/202334GUET School of Information&Communications74LS14874LS148扩展的扩展的1616线线4 4线优先编码器线优先编码器1/2/202335GUET School of Information&Communications1.1.二进制译码二进制译码 设二进制译码器的设二进制译码器的输入端为输入端为n n个，则输出端为个，则输出端为2 2n n个个，且对应于输，且对应于输入代码的每一种状态，入代码的每一种状态，2 2n n个个输出中只有一

33、个有效（为输出中只有一个有效（为1 1或为或为0 0），其，其余全无效（为余全无效（为0 0或为或为1 1）。）。2 2线线4 4线译码器：线译码器：4.3.3 译码器概概念念：译译码码是是编编码码的的逆逆过过程程，将将输输入入的的每每个个二二进进制制代代码码赋赋予予的的含含义义“翻翻译译”过过来来，并并给给出出相相应应的的输输出出信信号号。具具有有译译码码功功能能的的逻逻辑辑部部件件称称为为译译码码器器。根根据据译译码码的的概概念念，译译码码器器的的输输出出端端子子数数N和和输输入入端端子子数数n之之间间应应该该满满足足关关系式系式：N2n。1/2/202336GUET School of

34、Information&Communications输入输入输出输出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2线线4 4线译码器真值表线译码器真值表逻辑函数：逻辑函数：2线线4线译码器电路线译码器电路1/2/202337GUET School of Information&Communications3线线-8线译码器线译码器图4-3-14 3线-8线译码器逻辑符号(74LS138)S1 S2+S3 A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71111111110111111111000001111111100011011

35、1111100101101111110011111011111010011110111101011111101110110111111011011111111110表4-3-6 3线-8线译码器功能表选通信号，高电平有效选通信号，高电平有效。选通信号，低电平有效。选通信号，低电平有效。1/2/202338GUET School of Information&Communications控制门使能信号有效时，输出逻辑表达式：控制门使能信号有效时，输出逻辑表达式：每每个个输输出出对对应应一一个个最最小小项项1/2/202339GUET School of Information&Communica

36、tions例：试用两片例：试用两片3 3线线8 8线译码器线译码器74LS13874LS138组成组成4 4线线1616线译码线译码器，将输入的器，将输入的4 4位二进制代码位二进制代码D D3 3D D2 2D D1 1D D0 0译成译成1616个独立的低电个独立的低电平信号平信号Z Z0 0Z Z1515。解：解：输出信号输出信号输入信号和输入信号和级联问题级联问题1 1 1片（片（2）工）工作译码作译码0 0 011 1 1片（片（1）工）工作译码作译码0 0 00Z8Z15Z0Z7D2 D1 D0D33线线-8线译码器扩展线译码器扩展1/2/202340GUET School of

37、Information&Communications74LS13874LS138扩展的扩展的4 4线线1616线译码器线译码器1/2/202341GUET School of Information&Communications分析下图译码器构成的电路的逻辑功能：分析下图译码器构成的电路的逻辑功能：Y4Y6Y7Y5Y3Y1Y0Y2A2A1A0BIN/OCT&EN741381ABCI&F2F1写表达式：写表达式：1/2/202342GUET School of Information&Communications真值表真值表111 1 1101 1 0101 0 1011 0 0100 1 10

38、10 1 0010 0 1000 0 0F2F1A B CI写表达式：写表达式：功能描述：功能描述：此电路是此电路是1 1位加法器。位加法器。A A是是低位的进位低位的进位CICI，B B、C C是两个加是两个加数，数，F F1 1为加法器的和为加法器的和S S，F F2 2为加为加法器向高位的进位法器向高位的进位COCO。1/2/202343GUET School of Information&Communications 二进制译码器的二进制译码器的应用应用很广，典型的应用有以下很广，典型的应用有以下几种：几种：实现存储系统的地址译码；实现存储系统的地址译码；实现逻辑函数；实现逻辑函数；带

39、使能端的译码器可用作数据分配器。带使能端的译码器可用作数据分配器。1/2/202344GUET School of Information&Communications.4线线-10线译码器（二十进制译码器）线译码器（二十进制译码器）BCD/DECY0Y1Y2Y3A0A1120123图4-3-15 4线-10线译码器逻辑符号4567Y4Y5Y6Y7A24A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90000011111111100011011111111001011011111110011111011111101001111011111010111111011110110111111

40、0111011111111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111表4-1-7 4线-10线译码器真值表A3889Y8Y9无效输入状态。无效输入状态。1/2/202345GUET School of Information&Communications4.译码显示电路的设计译码显示电路的设计（1）电路结构（）电路结构（8421BCD译码显示电路）译码显示电路）abg译译码码器器驱驱动动器器显显示示器器D

41、CBAabg显示器件显示器件辉光数码管、七段荧光数码管、液晶显示器辉光数码管、七段荧光数码管、液晶显示器abcdefgha b c d e f g阳阳极极阴阴极极共阴极结构共阴极结构a b c d e f g阳阳极极阴阴极极共阳极结构共阳极结构1/2/202346GUET School of Information&Communicationsa.a.工作原理工作原理图4-3-18 七段字形 驱动各种显示器件，从而将用二进制代码表示的数字、文驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并字、符号等翻译成人们习惯的形式，并直观直观地显示出来的电路，地显示出来

42、的电路，称为称为显示译码器显示译码器。优点：亮度高，响应时间优点：亮度高，响应时间短；短；缺点：工作电流大。缺点：工作电流大。共阴极接法共阴极接法1/2/202347GUET School of Information&Communicationsb.b.显示代码概念显示代码概念9 9的显示代码的显示代码1/2/202348GUET School of Information&Communications图4-3-19 七段显示译码器逻辑符号A0A1A2A3BIN/7.SEG&1abcdefgLTBI/RBORBI功功能能：将将输输入入的的二二十十进进制制代代码码转转换换成成十十进进制制数数码

43、码对对应应各各段段的驱动信号。的驱动信号。c.c.集成显示译码器集成显示译码器（74487448）测测试试灯灯输输入入端端LTLT：低低电电平平有有效效。当当LT=0LT=0时时，数数码码管管七七段段全全亮亮,与输入的译码信号无关。用于测试数码管的好坏。与输入的译码信号无关。用于测试数码管的好坏。灭灭零零输输入入端端RBIRBI：低低电电平平有有效效。当当LT=1LT=1，RBI RBI=0=0时时，且且译译码码输输入入为为0 0的的二二进进制制码码00000000时时，该该位位输输出出不不显显示示，即即0 0字字被被熄熄灭灭。当当译译码码输输入入不不为为0 0时时，该该位位正正常常显显示示。

44、用用于于消消隐隐无无效效的的0 0。如如数据数据073.40073.40可显示为可显示为73.473.4。1/2/202349GUET School of Information&Communications灭灭灯灯输输入入、灭灭零零输输出出端端BI/RBOBI/RBO。此此端端可可以以作作输输入入端端，也也可可以以作作输输出出端端。作作输输入入端端使使用用时时，如如果果BI=0BI=0时时，数数码码管管七七段段全全灭灭，与与译译码码输输入入无无关关。作作输输出出端端使使用用时时，受受控控于于RBIRBI和和LTLT。当当RBI=0RBI=0，LT=1LT=1，且且输输入入为为0 0的的二二进

45、进制制码码00000000时时，即即实实现现“灭灭零零”时时，RBORBO输输出出低低电电平平，即即RBO=0RBO=0，用用以以指指示示该该片片正正处处于于灭灭零零状态。状态。A0A1A2A3BIN/7.SEG&1abcdefgLTBI/RBORBI1/2/202350GUET School of Information&Communications将将BI/RBO与与RBI配合使用，可实现多位数码显示的灭零控配合使用，可实现多位数码显示的灭零控制和数码的闪烁效果。制和数码的闪烁效果。十进制十进制或功能或功能输入输入 BIRBO输出输出字形字形LT RBI A3A2A1A0YaYbYcYdY

46、eYfYg01100001111111011000110110000 151111110000000消隐消隐00000000脉冲消隐脉冲消隐10000000000000灯测试灯测试011111111表4-3-8 七段显示译码器功能表1/2/202351GUET School of Information&Communications概概念念：能能完完成成比比较较两两个个数数字字的的大大小小或或是是否否相相等等的的各各种种逻逻辑辑功能电路统称为数值比较器。功能电路统称为数值比较器。4.3.5 数值比较器位数值比较器位数值比较器COMP图4-3-22 数值比较器通用逻辑符号图4-3-23 1位数值

47、比较器&A&1&BFABFA BFA B&根据电路写表达式：根据电路写表达式：根根据据表表达达式式列列写写数数值值比比较较器的真值表：器的真值表：1/2/202352GUET School of Information&Communications表4-3-9 图4-3-23所示电路真值表输输 入入输输 出出ABFABFA=BFAB00010010011010011010集成位数值比较器集成位数值比较器多多位位数数值值比比较较器器是是由由高高位位开开始始比比较较，逐逐位位进进行行。对对于于集集成成数数值值比比较较器器，设设置置有有级级联联信信号号输输入入端端，接接收收来来自自低低位位比比较较器

48、器的的输输出出结结果果。若若比比较较器器的的各各位位比较结果都相等，最终结果取决于级联信号输入。比较结果都相等，最终结果取决于级联信号输入。1/2/202353GUET School of Information&Communications图4-3-25 4位数值比较器逻辑符号COMPA0A1A2ABABAB03PFABFABA3B0B1B203QB3PQPQPQFAB来自低位片的比较结果。来自低位片的比较结果。在在单单独独使使用用或或作作为为最最低低位位片片使使用用时时，为为了了不不影影响响比比较较结结果果，低低位位片片级级联联输入输入AB、ABABFAB3 100A3 B2 100A3=

49、B3A2 B1 100A3=B3A2=B2A1 B0100A3=B3A2=B2A1=B1A0 nKn、KnKn Kn（K Kn+1n+1）例：试用例：试用4 4选选1 1数据选择器数据选择器74LS15374LS153实现如下逻辑函数的组实现如下逻辑函数的组合逻辑电路。合逻辑电路。解：逻辑函数变形为最小项之和形式解：逻辑函数变形为最小项之和形式比较可得：当比较可得：当 A A1 1A A0 0AB AB 时，时，D D0 0=C=C，D D1 1=1=1，D D2 2=C=C，D D3 3=1=1选地址选地址A A1 1A A0 0=AB=AB1/2/202381GUET School of

50、Information&Communications练习：试用练习：试用4 4选选1 1数据选择器数据选择器74LS15374LS153实现如下逻辑函数的实现如下逻辑函数的组合逻辑电路。组合逻辑电路。1/2/202382GUET School of Information&Communications Kn KBAB）0 0，Y Y3 3Y Y0 0等于等于D D3 3D D0 0，即为十进即为十进制数的制数的0 09 9；当当D D3 3D D0 09 9时，时，Y Y（ABAB）1 1，则加法器将则加法器将D D3 3D D0 0 加上加上6 6，Y Y3 3Y Y0 0就等于调整后的十进