基于VerilogHDL的通信系统设计 第3章 功能仿真和下载配置.ppt

《基于VerilogHDL的通信系统设计 第3章 功能仿真和下载配置.ppt》由会员分享，可在线阅读，更多相关《基于VerilogHDL的通信系统设计 第3章 功能仿真和下载配置.ppt（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第3章章 功能仿真和下载配置功能仿真和下载配置基于基于Verilog HDL的通信系统设计的通信系统设计 本章内容主要介绍了常用的仿真工具和开发工具“ModelSim”“QuartusII”的使用方法。“ModelSim”是一种常用的仿真工具，它的仿真功能较强，所以一般在前仿阶段应用广泛，它支持VHDL、Verilog以及混合语言设计的仿真，既可以应用于设计的前仿真，也可以在FPGA器件库的支持下进行时序仿真；“QuartusII”是一个基于“Altera”器件进行逻辑电路设计的体系结构化的完整集成环境，它功能比较完整，支持从仿真到配置下载过程中绝大部分功能，而仿真能力略弱于“ModelSi

2、m”软件，常用于完成综合、配置下载等功能。在本章最后一节，介绍了“Altera FPGA”的主流配置方式，然后简单的介绍下载线的功能和常用的几种配置芯片。总而言之本章内容是对硬件描述语言仿真平台进行介绍，读者必须熟练掌握的内容。基于基于Verilog HDL的通信系统设计的通信系统设计基于基于Verilog HDL的通信系统设计的通信系统设计3-1“ModelSim”仿真工具仿真工具3-1-1“ModelSim”简介简介 “ModelSim”仿真工具是Model公司技术开发的目前业界最通用的仿真器之一，可以对所设计的VHDL或Verilog程序进行仿真，并支持IEEE常见的各种硬件描述语言标准

3、，也可以对Verilog和VHDL混合仿真，仿真精度高，仿真速度快。“ModelSim”仿真工具的版本非常多，与“Altera”相关的主要有“ModelSim-Altera”（即AE版本）、“ModelSim PE”和“ModelSim SE”版本等。“ModelSim-Altera”是一个OEM版本，功能有限，而且仿真速度慢。而“ModelSim SE”则是“ModelSim”的最强专业版，功能最全而且性能最好。本章讨论都将基于“ModelSim 6.0 SE”版本进行介绍，目的是希望经过本章的学习，可以简单地使用“ModelSim”软件进行仿真，有关该软件更深入的使用教程，读者可以参考“M

4、odelSim”附带的文档。基于基于Verilog HDL的通信系统设计的通信系统设计一般应用“ModelSim”进行仿真的基本流程有如下4个步骤。3-1-2“ModelSim”基本仿真流程基本仿真流程l 创建一个工作库。l 编译设计档。l 运行仿真。l 调试结果。基于基于Verilog HDL的通信系统设计的通信系统设计 本节内容基于ModelSim 6.0 SE版本进行介绍，ModelSim6.0 SE的安装方法近似于普通应用软件的安装，这里不再赘述，值得注意的是，“ModelSim”的各个版本都可以在互联网上免费得到，购买的只是“License”文件。由于所有的仿真都在Windows X

5、P下进行的，所以简单说明一下“License”的安装方法。安装方法有两种：一种是通过运行“ModelSim License Wizard”软件自动设置环境变量。另外一种可以直接在系统环境变量中设定这些参数。具体操作方法是在C：盘根目录下新建“flexlm”活页夹，然后将购买的“license.dat”文件拷贝到“flexlm”文件夹。在“我的计算机”上点击鼠标右键，选择“属性”，单击“高级”选项卡，单击接口底部“环境变量”，新建一个变量，变量名为“LM_LICENSE_FILE”，“变数值”为“C:flexlmlicense.dat”，即“License”文件的存放地址。通过以上过程完成了“l

6、icense”的安装，下次用户就可以正常使用“ModelSim”软件了。3-1-3“ModelSim”仿真实例仿真实例基于基于Verilog HDL的通信系统设计的通信系统设计l “force”命令用于为信号添加驱动，这是仿真中最常用的命令，本章涉及的例子就用到了该命令。l “run”命令用于执行仿真。l “quit”命令用于退出仿真或退出“ModelSim”。l “view”命令用于打开一些窗口以用于查看。3-1-4 常用的常用的“ModelSim”仿真命令介绍仿真命令介绍基于基于Verilog HDL的通信系统设计的通信系统设计 数据流窗口是一般仿真软件都要提供的一个通用窗口，通过该窗口可

7、以跟踪设计中的物理连接，跟踪设计中事件的传播，也可以用来跟踪寄存器、网线和进程等，极大地丰富了程序调试方法。数据流窗口中可以显示进程（可以是“Verilog”的一个模块）、信号、网线和寄存器等，也可以显示设计中的内部连接。数据流窗口最大的用途是进行跟踪，方便查找引起意外输出的原因，在使用这个功能的时候，会用到数据流窗口中内嵌的波形窗口。这个波形窗口中的活动指针与数据流窗口想关联，移动指针将影响在数据流窗口中信号值的变化。3-1-5“dataflow”的应用的应用基于基于Verilog HDL的通信系统设计的通信系统设计 “ModelSim”代码覆盖率以图形和报告文件的形式反映了源代码中可执行语

8、句、分支语句、条件语句和表达式被执行的情况，也可以测试逻辑位在仿真执行期间翻转的情况。一般代码覆盖率查看包含两个步骤。3-1-6“ModelSim”代码覆盖率查看代码覆盖率查看l 首先，编译档并指定针对哪个档进行代码覆盖率查看。l 其次，加载设计，运行“ModelSim”进行分析。基于基于Verilog HDL的通信系统设计的通信系统设计“Quartus II”软件的使用方法。如图3-19所示。3-2“QuartusII”的使用方法的使用方法图3-19 “Quartus II”设计流程图基于基于Verilog HDL的通信系统设计的通信系统设计3-2-1“Quaruts II”设计实例设计实例

9、“Quartus II 6.0”是目前该系列软件较新的版本。本节以16进制计数器为例，讲解“Quartus II”软件的使用方法。一般“Quartus II”设计的具体步骤如下：l 启用“Quartus II”软件，创建“counter16”工程文件。l 指定工程目录、工程名称和顶层模块名称l 指定器件系列和具体器件。l 输入设计档。l 在编辑框中输入设计。l 点击启动编译按钮，完成文件编译。l 建立仿真文件，添加信号。l 加入信号激励、完成仿真设置后开始仿真，最后查看仿真结果。基于基于Verilog HDL的通信系统设计的通信系统设计3-2-2 应用应用RTL电路图观察器电路图观察器 “Qu

10、artus II”可以实现硬件描述语言或网表文件对应的RTL电路图。生成方法是选择“ToolsNetlist ViewerRTL Viewer”，可以打开“count16”工程各个层次的RTL电路图。双击图形中有关模块，或选择左侧各项，可以逐层了解各个层次的电路结构。如图3-31所示“count16”综合后的结果，电路主要由一个加法器和一个D触发器组成。图3-31 “count16”工程RTL电路图基于基于Verilog HDL的通信系统设计的通信系统设计3-2-3 Altera的的“IP Core”的使用的使用 IP（Intellectual Property）就是知识产权。最早美国“Dat

11、aquest”咨询公司将半导体产业的IP定义为：“用于ASIC、PLD芯片中，为预先设计好的电路功能模块”。“IP Toolbench”的使用简单明了，只有三个步骤。l 首先配置参数。l 设置仿真。l 生成模块。基于基于Verilog HDL的通信系统设计的通信系统设计3-3 下载配置设计下载配置设计 本节内容首先介绍“Altera FPGA”常用的几种配置方式及接口电路，然后对“Altera FPGA”常用的下载电缆“ByteBlaster MV”进行介绍，最后介绍几种常用“Altera FPGA”的配置芯片及其应用。3-3-1 配置方式介绍配置方式介绍 基于SRAM工艺的FPGA的一个特点

12、是每次上电后需要进行配置。所谓的配置就是对FPGA内容进行编程的一个过程。一般来说，根据FPGA在配置电路中的角色，其配置数据有3种配置下载方式。l 主动配置方式。l 被动配置方式。l JTAG方式。基于基于Verilog HDL的通信系统设计的通信系统设计3-3-2 配置过程配置过程 以被动配置为例介绍FPGA配置过程。如图3-39所示的是被动配置方式时序图。由图3-39中可知，当FPGA上电后，先进入配置方式，在最后一个配置数据加载后，又进入初始化模式，在初始化后，随即进入用户模式。在配置模式和初始化模式下，FPGA用户I/O引脚处于高阻状态，进入用户模式后，用户I/O按照用户配置的逻辑工

13、作。配置FPGA器件包括3个过程：复位、配置和初始化。图3-39 配置时序波形基于基于Verilog HDL的通信系统设计的通信系统设计3-3-3 配置接口电路配置接口电路 由于“Stratix”系列和“Cyclone”系列芯片是目前应用最广泛的FPGA器件，本节将重点以这两类芯片为例介绍几种常用的配置方式，如果读者需要了解更多内容请参考Altera公司的配置手册，该手册可以在“Altera”的主页上下载。l 主动串行模式（AS）。l 被动串行模式（PS）。l JTAG模式。基于基于Verilog HDL的通信系统设计的通信系统设计3-3-4 Altera公司下载电缆介绍公司下载电缆介绍 一般

14、器件编程下载电缆包括：“ByteBlaster”并行下载电缆、“ByteBlasterMV”并行下载电缆、“MasterBlaster”串行/USB通信电缆、“BitBlaster”串行下载电缆、“ByteBlaster II”并行下载电缆。“ByteBlaster II”是Altra公司推出的新一代下载电缆，它的一端连接计算机并行口，另外一端则是连接FPGA的10-Pin插座。“ByteBlasterMV”并行下载电缆具有PC25针标准并行相连的接口，工作电压Vcc支持3.3V或5.0V，允许用户从“MAX+plus II”或“Quartus II”开发软件中下载数据，通过PC标准并行口在线

15、编程FPGA相关器件。基于基于Verilog HDL的通信系统设计的通信系统设计3-3-5 配置芯片介绍配置芯片介绍 实验过程中通常都是通过PC机对FPGA进行配置，这种方式虽然在调试时非常方便，但是当数字系统设计完毕需要正式投入使用时，在实际的应用场合不可能在FPGA每次加电后都用一台PC机手动的进行配置。上电后，自动加载对于FPGA应用来说非常必要。FPGA上电自动配置解决方法有多种，Altera公司专门提供了专用的配置芯片来完成对FPGA的配置。“Altera”提供的常用的配置器件一般可以分为三种。l 增强型配置器件：EPC16、EPC8、EPC4。l AS串行配置器件：EPCS64、E

16、PCS16、EPCS4和EPCS1。l 普通配置器件：EPC2、EPC1和EPC1441。基于基于Verilog HDL的通信系统设计的通信系统设计3-4 本章小结本章小结 本章内容主要介绍了常用的仿真工具和开发工具“ModelSim”以及“QuartusII”的使用方法。需要读者掌握两种工具的使用方法，以及开发流程，能够独立使用这两种软件进行程序开发和时序、功能仿真。在本章最后一节，介绍了Altera FPGA的主流配置方式，然后简单的介绍下载线的功能和常用的几种配置芯片，要求读者了解熟悉Altera FPGA芯片配置的相关知识，能够独立设计配置电路。总而言之，本章内容是仿真开发调试中必须熟练掌握的内容。