现代微机原理及接口技术 第02章 微处理器结构和外部特性.ppt

《现代微机原理及接口技术 第02章 微处理器结构和外部特性.ppt》由会员分享，可在线阅读，更多相关《现代微机原理及接口技术 第02章 微处理器结构和外部特性.ppt（74页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社第第2章章 微处理器内部结构和外部特性微处理器内部结构和外部特性 现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社教学目标教学重点教学过程1/6/20231现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社教学目标教学目标l理解理解8086微处理器的功能结构。微处理器的功能结构。l理解理解8086微处理器的通用寄存器、段寄存器、微处理器的通用寄存器、段寄存器、控制寄存器的功能和用途。控制寄存器的功能和用途。l熟练掌握熟练掌握8086微处理器的存储器的分段管理、微处理器的存

2、储器的分段管理、物理地址和逻辑地址的换算及物理地址和逻辑地址的换算及I/O端口的编址方端口的编址方式。式。l理解理解8086微处理器的引脚功能、工作模式、最微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组成和小模式和最大模式下的引脚功能、系统组成和总线时序。总线时序。l了解了解80286、80386、80486以及以及Pentium系列系列等高档微处理器的特点及基本结构。等高档微处理器的特点及基本结构。Friday,January 6,20232现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社教学重点教学重点l8086微处理器的通用寄存器、段寄存器

3、、微处理器的通用寄存器、段寄存器、控制寄存器的功能和用途。控制寄存器的功能和用途。l8086微处理器的存储器的分段管理、物理微处理器的存储器的分段管理、物理地址和逻辑地址的换算及地址和逻辑地址的换算及I/O端口的编址方端口的编址方式。式。l8086微处理器的引脚功能、工作模式、最微处理器的引脚功能、工作模式、最小模式和最大模式下的引脚功能、系统组小模式和最大模式下的引脚功能、系统组成和总线时序。成和总线时序。1/6/20233现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社教学过程教学过程l2.1 微处理器的内部结构微处理器的内部结构 l2.2 8088/8086存储

4、器和存储器和I/O组织组织 l2.3 微处理器的外部特性微处理器的外部特性l2.4 高性能微处理器高性能微处理器 1/6/20234现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.1 微处理器的内部结构微处理器的内部结构 l2.1.1 微处理器的基本结构微处理器的基本结构 l2.1.2 8088/8086的功能结构的功能结构 l2.1.3 8088/8086的寄存器结构的寄存器结构 1/6/20235现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.1.1 微处理器的基本结构微处理器的基本结构lCPU的的3大主要部件：大主要部件：运算器

5、运算器控制器控制器寄存器组寄存器组1/6/20236现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.1.2 8088/8086的功能结构的功能结构1/6/20237现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.1.2 8088/8086的功能结构的功能结构l8088/8086 CPU由两个独立的功能部件构成：指由两个独立的功能部件构成：指令执行部件令执行部件EU（Execution Unit）和总线接口部）和总线接口部件件BIU（Bus Interface Unit），两者可并行操作。），两者可并行操作。EU包含包含1个个16位的算

6、术逻辑单元位的算术逻辑单元ALU，8个个16位的通用位的通用寄存器，寄存器，1个个16位的状态标志寄存器位的状态标志寄存器FR，1个数据暂存个数据暂存寄存器和执行部件的控制电路。寄存器和执行部件的控制电路。BIU内部设有内部设有4个个16位段地址寄存器，即代码段寄存器位段地址寄存器，即代码段寄存器CS、数据段寄存器、数据段寄存器DS、堆栈段寄存器、堆栈段寄存器SS和附加段寄和附加段寄存器存器ES；1个个16位指令指针寄存器位指令指针寄存器IP；1个个6字节指令字节指令队列缓冲器；以及队列缓冲器；以及20位地址加法器和总线控制电路。位地址加法器和总线控制电路。1/6/20238现代微机原理及接口

7、技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.1.2 8088/8086的功能结构的功能结构l传统微处理器在执行程序时依次先从存储器中取出传统微处理器在执行程序时依次先从存储器中取出条指令，然后读出操作条指令，然后读出操作数，最后执行指令。即取指令和执行指令是串行进行的，取指令期间数，最后执行指令。即取指令和执行指令是串行进行的，取指令期间CPU必必须等待。须等待。l在在8086中，取指令和执行指令分别由总线接口部件中，取指令和执行指令分别由总线接口部件BIU和指令执行部件和指令执行部件EU来来完成，并且存在指令队列缓冲器中，使完成，并且存在指令队列缓冲器中，使BIU和和EU可以

8、并行工作，指令执行部可以并行工作，指令执行部件负责执行指令，总线接口部件负责提取指令、读出操作数和写入结果。这件负责执行指令，总线接口部件负责提取指令、读出操作数和写入结果。这两个部件能互相独立地工作。在大多数情况下，取指令和执行指令可以重叠两个部件能互相独立地工作。在大多数情况下，取指令和执行指令可以重叠进行，即在执行指令的同时进行取指令的操作。进行，即在执行指令的同时进行取指令的操作。传统微处理器的指令执行过程传统微处理器的指令执行过程 8086微处理器的指令执行过程微处理器的指令执行过程 1/6/20239现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.1.

9、3 8088/8086的寄存器结构的寄存器结构l8088/8086内部有内部有14个个16位寄存器，按功能位寄存器，按功能可分为可分为3大类：大类：通用寄存器通用寄存器8个个段寄存器段寄存器4个个控制寄存器控制寄存器2个个 1/6/202310现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社通用寄存器的特定用法通用寄存器的特定用法 寄存器名称寄存器名称寄存器含寄存器含义义常用的操作功能常用的操作功能AX16位累加器字乘，字除，字I/O处理AL8位累加器字节乘，字节除，字节I/O处理，查表转换，十进制运算AH8位累加器字节乘，字节除BX16位基址寄存器查表转换CX16位

10、计数寄存器数据串操作指令，循环指令CL8位计数寄存器变量移位，循环移位DX16位数据寄存器字乘，字除，简介I/O处理SP16位堆栈指针寄存器堆栈操作SI16位源变址寄存器数据串操作指令DI16位目的变址寄存器数据串操作指令1/6/202311现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社段寄存器段寄存器l8088/8086共有共有4个个16位的段寄存器，用来存放每一个逻位的段寄存器，用来存放每一个逻辑段的段起始地址。辑段的段起始地址。代码段寄存器代码段寄存器CS（Code Segment）：用来给出当前的代码段）：用来给出当前的代码段起始地址，存放起始地址，存放CP

11、U可以执行的指令，可以执行的指令，CPU执行的指令将从代执行的指令将从代码段取得。码段取得。数据段寄存器数据段寄存器DS（Data Segment）：指向程序当前使用的数）：指向程序当前使用的数据段，用来存放数据，包括参加运算的操作数和中间结果。据段，用来存放数据，包括参加运算的操作数和中间结果。堆栈段寄存器堆栈段寄存器SS（Stack Segment）：给出程序当前所使用的）：给出程序当前所使用的堆栈段，即在存储器中开辟的堆栈区，堆栈操作的执行地址就堆栈段，即在存储器中开辟的堆栈区，堆栈操作的执行地址就在该段。在该段。附加段寄存器附加段寄存器ES（Extra Segment）：指出程序当前所

12、使用的）：指出程序当前所使用的附加段，通常也用来存放数据，典型用法是存放处理以后的数附加段，通常也用来存放数据，典型用法是存放处理以后的数据。据。1/6/202312现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社控制寄存器控制寄存器l指令指针寄存器指令指针寄存器IPIP是一个是一个16位的寄存器，存放位的寄存器，存放EU要执行的下一条指要执行的下一条指令的偏移地址，用以控制程序中指令的执行顺序。令的偏移地址，用以控制程序中指令的执行顺序。l标志寄存器标志寄存器FLAGFLAG是一个是一个16位的寄存器，共位的寄存器，共9个标志，其中个标志，其中6个用个用做状态标志，

13、做状态标志，3个用做控制标志。个用做控制标志。8088/8086微处理器标志寄存器微处理器标志寄存器 1/6/202313现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社标志寄存器标志寄存器FLAG中标志位的含义、中标志位的含义、特点及应用场合特点及应用场合 标标志志类别类别标标志位志位含含义义特点特点应应用用场场合合状态标志CF（Carry Flag）进位标志CF=1时，结果在最高位上产生一个进位（加法）或借位（减法）；CF=0时，则无进位或借位产生用于加、减法运算，移位和循环指令也能把存储器或寄存器中的最高位（左移）或最低位（右移）移入CF位中PF（Parity

14、Flag）奇偶标志PF=1时，结果中有偶数个1；PF=0时，则表示结果中有奇数个1。用于检查在数据传送过程中是否发生错误AF（Auxiliary Carry Flag）辅助进位标志AF=1时，结果的低4位产生了一个进位或借位；AF=0时，则无进位或借位用于实现BCD码算术运算结果的调整ZF（Zero Flag）零标志ZF=1时，运算结果位零；ZF=0时，则表示运算结果不为零用于判断运算结果和进行控制转移SF（Sign Flag）符号标志SF=1时，运算结果为负数，即最高位为1；SF=0时，则表示运算结果为正数，即最高位为0用于判断运算结果和进行控制转移OF（Overflow Flag）溢出标志

15、OF=1时，带符号数在进行算术运算时产生了算术溢出，即运算结果超出了带符号数所能表示的范围；OF=0时，则无溢出用于判断运算结果的溢出情况控制标志TF（Trap Flag）陷阱标志若TF=1，则CPU处于单步工作方式，CPU执行完一条指令就自动产生一个内部中断，转去执行一个中断服务程序；若TF=0，CPU正常执行程序为了调试程序方便而设置的IF（Interrupt Enable Flag）中断允许标志若IF=1，允许CPU接受外部从INTR引脚上发来的可屏蔽中断请求信号；若IF=0，则进制CPU接受可屏蔽中断请求信号控制可屏蔽中断的标志DF（Direction Flag）方向标志若DF=1，字

16、符串操作指令按递减的顺序从高地址到低地址的方向对字符串进行处理；若DF=0，字符串操作指令按递增的顺序对字符串进行处理用于控制字符串操作指令的步进方向1/6/202314现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2 8088/8086存储器和存储器和I/O组织组织 l2.2.1 8088/8086的存储器组织的存储器组织l2.2.2 8088/8086的的I/O组织组织1/6/202315现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.1 8088/8086的存储器组织的存储器组织l存储器的内部结构和访问存储器的内部结构和访

17、问由于由于8088/8086有有20根地址线，所以可寻址的存储器根地址线，所以可寻址的存储器空间为空间为1MB（220B），地址范围为），地址范围为0220-1（0000HFFFFFH）。存储器内部按字节进行组织，）。存储器内部按字节进行组织，两个相邻的字节称为一个字。存放的信息若以字节为两个相邻的字节称为一个字。存放的信息若以字节为单位，则将其在存储器中按顺序排列存放：若存放的单位，则将其在存储器中按顺序排列存放：若存放的数据为一个字则将每一个字的低字节存放在低地址中，数据为一个字则将每一个字的低字节存放在低地址中，高字节存放在高地址中，并以低地址作为该字的地址。高字节存放在高地址中，并以低

18、地址作为该字的地址。在在8088/8086存储器中，从偶地址开始存放的字，称存储器中，从偶地址开始存放的字，称为规则字或对准字，从奇地址开始存放的字，称为非为规则字或对准字，从奇地址开始存放的字，称为非规则字或非对准字。规则字的存取可在一个总线周期规则字或非对准字。规则字的存取可在一个总线周期内完成，非规则字的存取需要两个总线周期。内完成，非规则字的存取需要两个总线周期。1/6/202316现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.1 8088/8086的存储器组织的存储器组织l存储器的内部结构和访存储器的内部结构和访问问8088/8086存储器存储器1

19、MB的的存储空间被分成两个存储空间被分成两个512KB的存储体，分别叫的存储体，分别叫高位库和低位库。低位库高位库和低位库。低位库固定与固定与CPU低位字节数据低位字节数据线线D7D0相连，称为低字相连，称为低字节存储体，该存储体中的节存储体，该存储体中的每个地址均为偶地址；高每个地址均为偶地址；高位库与位库与CPU的高位字节数的高位字节数据线据线D15D8相连，称为相连，称为高字节存储体，该存储体高字节存储体，该存储体中的每个地址均为奇地址。中的每个地址均为奇地址。两个存储体之间采用字节两个存储体之间采用字节交叉编址方式。交叉编址方式。8088/8086存储器的分体结构存储器的分体结构 1/

20、6/202317现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.1 8088/8086的存储器组织的存储器组织l存储器的内部结构和访问存储器的内部结构和访问8086系统设置了一个总线高位有效控制信号系统设置了一个总线高位有效控制信号BHE。与。与A0相互配合，使得相互配合，使得CPU可以访问两个存储体中的一个可以访问两个存储体中的一个字信息。字信息。A0操作功能操作功能数据数据总线总线00同时访问两个存储体，读/写一个规则字信息D15D001只访问奇地址存储体，读/写高字节信息D15D810只访问偶地址存储体，读/写低字节信息D7D011无操作1/6/2023

21、18现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社8088/8086存储器结构存储器结构8086系统存储器结构系统存储器结构 8088系统存储器结构系统存储器结构 1/6/202319现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.1 8088/8086的存储器组织的存储器组织l存储器分段存储器分段 在在8088/8086存储空间中，存储空间中，从从0地址开始，把每地址开始，把每16个个连续字节的存储空间称为连续字节的存储空间称为小节（小节（Paragraph），一），一般要求各个逻辑段从字节般要求各个逻辑段从字节的整数边界开始，即

22、尽量的整数边界开始，即尽量保证段起始地址的低保证段起始地址的低4位位地址码为地址码为“0”。在。在1MB的地址空间中，共有的地址空间中，共有64K小节。小节。1/6/202320现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.1 8088/8086的存储器组织的存储器组织l存储器地址存储器地址段基址段基址偏移地址偏移地址逻辑地址逻辑地址物理地址物理地址逻辑地址到物理地址的转逻辑地址到物理地址的转换由换由BIU中中20位的地址加位的地址加法器自动完成，实际上物法器自动完成，实际上物理地址是段基址左移理地址是段基址左移4位位加偏移地址形成的。其计加偏移地址形成的。

23、其计算公式为：算公式为：物理地址=段基址*16+偏移地址物理地址的形成物理地址的形成 1/6/202321现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社【课堂示例（一）课堂示例（一）】l【例例2-1】设（设（CS）=7648H，（IP）=423H，求物理地址。，求物理地址。解：根据公式，物理地址解：根据公式，物理地址=段基址段基址*16+偏移偏移地址，得地址，得（CS）76480H代码段段基地址左移代码段段基地址左移4位位+（IP）423H偏移地址偏移地址768A3H物理地址物理地址所以，求得的物理地址为所以，求得的物理地址为768A3H。1/6/202322现代微

24、机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.1 8088/8086的存储器组织的存储器组织l专用和保留的存储器单元专用和保留的存储器单元00000H003FFH（共（共1KB）：存放中断向量表，每个中断向量）：存放中断向量表，每个中断向量占占4个字节，前个字节，前2个字节存放中断处理服务程序入口的偏移地址，个字节存放中断处理服务程序入口的偏移地址，后后2个字节存放中断服务程序入口的段地址。因此，个字节存放中断服务程序入口的段地址。因此，1KB区域可区域可以存放以存放256个中断处理服务程序的入口地址。个中断处理服务程序的入口地址。B0000HB0FFFH（共（共

25、4KB）：单色显示器的视频缓冲区，存）：单色显示器的视频缓冲区，存放单色显示器当前屏幕显示字符所对应的放单色显示器当前屏幕显示字符所对应的ASCII码及其属性。码及其属性。B8000HBBFFFH（共（共16KB）：彩色显示器的视频缓冲区，）：彩色显示器的视频缓冲区，存放彩色显示器当前屏幕像素点所对应的代码。存放彩色显示器当前屏幕像素点所对应的代码。FFFF0HFFFFFH（共（共16B）：存放一条无条件转移指令，使）：存放一条无条件转移指令，使系统在上电或复位时，会自动跳转到系统的初始化程序。这个系统在上电或复位时，会自动跳转到系统的初始化程序。这个区域被包含在系统的区域被包含在系统的ROM

26、范围内，在范围内，在ROM中驻留着系统的基本中驻留着系统的基本I/O系统程序，即系统程序，即BIOS。1/6/202323现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.2.2 8088/8086的的I/O组织组织l每个每个I/O接口都有一个端口或几个端口，所谓端口接口都有一个端口或几个端口，所谓端口是指是指I/O接口电路中供接口电路中供CPU直接存取访问的那些直接存取访问的那些寄存器或某些特定电路。微机系统要为每个端口寄存器或某些特定电路。微机系统要为每个端口分配一个地址号，称为端口地址。各个端口地址分配一个地址号，称为端口地址。各个端口地址和存储单元地址一样，

27、应具有唯一性。和存储单元地址一样，应具有唯一性。l8086微处理器用地址总线的低微处理器用地址总线的低16位作为对位作为对8位位I/O端口的寻址线，所以端口的寻址线，所以8086微处理器可访问的微处理器可访问的8位位I/O端口有端口有65536（216）个。两个编号相邻的）个。两个编号相邻的8位位端口可以组成一个端口可以组成一个16位的端口。一个位的端口。一个8位的位的I/O设设备既可以连接在数据总线的高备既可以连接在数据总线的高8位上，也可以连位上，也可以连接在数据总线的低接在数据总线的低8位上。位上。1/6/202324现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出

28、版社2.2.2 8088/8086的的I/O组织组织lI/O端口有以下两种编址方式端口有以下两种编址方式统一编址统一编址 统一编址也称“存储器映射方式”。在这种编址方式下，端口和存储单元统一编址，即将I/O端口地址置于1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，把它们看作存储器单元对待。CPU访问存储器的各种寻址方式都可用于寻址端口，访问端口和访问存储器的指令在形式上完全样。统一编址的主要优点是无需专门的I/O指令，对端口操作的指令类型多，从而简化了指令系统的设计。不仅可以对端口进行数据传送，还可以对端口内容进行算术/逻辑运算和移位等操作，端口操作灵活，有比较大的编址空间。

29、缺点是端口占用存储器的地址空间，使存储器容量更加紧张，同时端口指令的长度增加，执行时间较长，端口地址译码器较复杂。独立编址独立编址独立编址也称“I/O映射方式”。这种方式的端口单独编址构成一个I/O空间，不占用存储器地址，故称“独立编址”方式。CPU设置了专门的输入和输出指令（IN和OUT）来访问端口。8086使用A15A0这16条地址线作为端口地址线，可访问的I/O端口最多可达64K个8位端口或32K个16位端口。在这种方式下，端口所需的地址线饺少，地址译码器较简单，采用专用的I/O指令，执行时间少，指令长度短。端口操作指令形式上与存储器操作指令有明显区别，使程序编制与阅读较清晰。缺点是输入

30、输出指令类别少，一般只能进行传送操作。在采用独立编址方式时，CPU必须提供控制信号以区别是寻址内存还是寻址I/O端口。8086微处理器在执行访问存储器指令时，M/IO信号为高电平，通知外部电路CPU访问存储器，当8086微处理器执行输入/输出指令时，M/IO为低电平，以表CPU在访问I/O端口。1/6/202325现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3 微处理器的外部特性微处理器的外部特性l8088/8086 CPU具有具有40条引脚，采用双列直插式的封装形条引脚，采用双列直插式的封装形式，为了减少芯片上的引脚数目，式，为了减少芯片上的引脚数目，808

31、8/8086 CPU都采用都采用了分时服用的地址了分时服用的地址/数据总线。正是由于这种分时复用的数据总线。正是由于这种分时复用的方法，使得方法，使得8088/8086 CPU可以用可以用40条引脚实现条引脚实现20位地位地址、址、16位数据（位数据（8位数据）及许多控制信号和状态信号的位数据）及许多控制信号和状态信号的传输。由于传输。由于8088只传输只传输8位数据，所以位数据，所以8088只有只有8个地址个地址引脚兼作数据引脚，而引脚兼作数据引脚，而8086有有16个地址个地址/数据复用引脚。数据复用引脚。这些引脚构成了这些引脚构成了8088/8086 CPU的外总线，它包括地址总的外总线

32、，它包括地址总线、数据总线和控制总线。线、数据总线和控制总线。8088/8086 CPU通过这些总线通过这些总线和存储器、和存储器、I/O接口等部件组成不同规模的系统并相互交接口等部件组成不同规模的系统并相互交换信息。换信息。1/6/202326现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3 微处理器的外部特性微处理器的外部特性 l2.3.1 8086的两种工作模式的两种工作模式l2.3.2 最小模式引脚功能最小模式引脚功能l2.3.3 最小模式系统组成最小模式系统组成l2.3.4 最小模式下总线时序最小模式下总线时序l2.3.5 最大模式引脚功能最大模式引脚

33、功能l2.3.6 最大模式系统组成最大模式系统组成l2.3.7 最大模式下总线时序最大模式下总线时序1/6/202327现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.1 8086的两种工作模式的两种工作模式8086 CPU引脚图引脚图 1/6/202328现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.1 8086的两种工作模式的两种工作模式l8086有两种工作模式有两种工作模式最小模式最小模式是指系统中只有一个微处理器（8086）。在这种系统中，8086直接产生所有的总线控制信号，系统所需的外加总线控制逻辑部件最少。最大模

34、式最大模式是指系统中含有两个或多个微处理器，其中一个为主处理器8086，其它的处理器称为协处理器，是协助主处理器工作的。在最大模式工作时，控制信号是通过8288总线控制器提供的。目前常用的是最大模式。在不同模式下工作时，8086的部分引脚（第2124引脚）会有不同的功能。1/6/202329现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社与工作模式无关的引脚与工作模式无关的引脚lAD15 AD0（Address/Data）：地址）：地址/数据复用引脚，双向，三态。数据复用引脚，双向，三态。lA19/S6 A16/S3（Address/Status）：地址）：地址/状态

35、复用引脚，输出，三态。状态复用引脚，输出，三态。lNMI（Non-Maskable Interrupt）：非屏蔽中断输入信号，输入，上升沿触发）：非屏蔽中断输入信号，输入，上升沿触发 lINTR（Interrupt Request）：可屏蔽中断请求信号，输入，电平触发，高电平有）：可屏蔽中断请求信号，输入，电平触发，高电平有效。效。lBHE/S7（Bus High Enable/Status）：高）：高8位数据总线允许位数据总线允许/状态复用信号，三态，状态复用信号，三态，输出，低电平有效输出，低电平有效 lMN/MX（Minimum/Maximum）：工作方式选择信号，输入。为）：工作方式选

36、择信号，输入。为1时时CPU工作在最工作在最小模式下；为小模式下；为0时，时，CPU工作在最大模式下。工作在最大模式下。lRD（Read）：读信号，三态，输出，低电平有效。）：读信号，三态，输出，低电平有效。lTEST：测试信号，输入，低电平有效。：测试信号，输入，低电平有效。lREADY（Ready）：准备就绪信号，输入，高电平有效。）：准备就绪信号，输入，高电平有效。lRESET（Reset）：）：复位信号，输入，高电平有效。复位信号，输入，高电平有效。lCLK（Clock）：主时钟信号，输入。）：主时钟信号，输入。lGND、VCC：8086只需单一的只需单一的+5V电源，由电源，由VCC

37、端输入，引脚端输入，引脚1和和20为两条为两条GND线，线，要求均要接地。要求均要接地。1/6/202330现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.2 最小模式引脚功能最小模式引脚功能引脚引脚含义含义功能说明功能说明写信号，三态输出，低电平有效 当低电平有效时，表示CPU正在进行写存储器或I/O端口的操作。存储器或I/O端口的访问信号，三态输出=1时，表示CPU当前正在访问存储器；=0时，表示CPU当前正在访问I/O端口 中断响应信号，输出，低电平有效表示CPU响应了外部发来的信号，在中断响应总线周期，可用来做读选通信号 ALE地址锁存允许信号，输出，

38、高电平有效 在最小模式系统中用来做地址锁存器8288/8283的片选信号 数据发送/接收控制信号，三态输出在最小模式下用来控制总线收发器8286/8287的数据传送方向。当CPU输出（写）数据到存储器或I/O端口时，输出高电平；当CPU输入（读）数据时，输出低电平1/6/202331现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.2 最小模式引脚功能最小模式引脚功能引脚引脚含义含义功能说明功能说明数据允许信号，三态输出，低电平有效 当CPU访问存储器或I/O端口的总线周期的后一段时间内和中断响应周期中，此信号低电平有效。被用作为总线收发器8286/8287的选

39、通控制信号。在DMA方式时，为悬空状态 HOLD 总线请求信号，输入，高电平有效 在最小模式系统中，当其他部件要求占用总线时，可通过对此引脚施加一个高电平总线请求信号，向CPU请求使用总线 HLDA 总线请求响应信号，输出，高电平有效 CPU一旦测试到有HOLD请求时，就在当前总线周期结束时，使HLDA有效，表示响应这一总线请求，并立即让出总线使用权，CPU中指令执行部件（EU）可继续工作到下次要求使用总线为止，一直到HOLD无效，CPU才将HLDA置为无效，并收回对总线的使用权，继续操作 1/6/202332现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.3

40、 最小模式系统组成最小模式系统组成1/6/202333现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社时钟发生器时钟发生器8284A l8284A是是Intel公司专为公司专为8086设计的设计的时钟信号发生器，除提供恒定的时时钟信号发生器，除提供恒定的时钟信号外，还对外界输入的就绪信钟信号外，还对外界输入的就绪信号号RDY和复位信号进行同步。和复位信号进行同步。l8284A的工作原理为：当外界就绪的工作原理为：当外界就绪信号信号RDY输入输入8284A时，经时钟下时，经时钟下降沿同步后，输出降沿同步后，输出READY信号作信号作为为8086的就绪信号的就绪信号REA

41、DY；当外；当外界的复位信号输入界的复位信号输入8284A时，经整时，经整形并由时钟下降沿同步后，输出形并由时钟下降沿同步后，输出RESET信号作为信号作为8086的复位信号的复位信号RESET，其宽度不得小于，其宽度不得小于4个时钟个时钟周期。外界的周期。外界的RDY和可以在任何时和可以在任何时候发出，但送至候发出，但送至CPU的信号都是经的信号都是经时钟同步后的信号时钟同步后的信号。8284A引脚图引脚图 1/6/202334现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社地址锁存器地址锁存器 l8086系统中使用系统中使用8282（或（或8283）作为地址锁存器

42、，）作为地址锁存器，它是带三态缓冲器的它是带三态缓冲器的8位位通用数据锁存器，可用于通用数据锁存器，可用于数据的锁存、缓冲或信号数据的锁存、缓冲或信号的多路输出。的多路输出。引脚引脚功能功能DI7 DI0数据输入DO7 DO0数据输出允许输出，为低电平时，允许锁存数据从DO7 DO0输出；为高电平时，输出端DO7 DO0呈高阻态 STB选通输入，当其上信号由高变低时，将DI7 DI0上数据锁存起来VCC、GND电源，接地8282引脚图引脚图 1/6/202335现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社数据收发器数据收发器 l8286是为数据总线接是为数据总线接

43、口设计的三态输出口设计的三态输出8位位双向数据缓冲器。双向数据缓冲器。引脚引脚功能功能A7 A0数据输入/输出B7 B0数据输入/输出允许输出，为低电平时，允许数据输出；为高电平时，禁止数据通过缓冲器，输出呈高阻状态 T方向控制，T为高电平时，A7A0为输入端，B7B0为输出端，数据被正向传送；T为低电平时，A7A0为输出端，B7B0为输入端，数据被反向传送VCC、GND电源，接地1/6/202336现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.4 最小模式下总线时序最小模式下总线时序l基本概念基本概念从取指令到指令执行完毕所需要的时间称为指令周期从取指令到

44、指令执行完毕所需要的时间称为指令周期（Instruction Cycle）。）。指令周期是由一个个基本总线周期构成的。总线周期是指指令周期是由一个个基本总线周期构成的。总线周期是指CPU从从存储器或存储器或I/O端口存取一个字节（或一个字）所需要的时间。端口存取一个字节（或一个字）所需要的时间。8086 CPU为了与存储器及外设端口交换数据，需要执行一个总线为了与存储器及外设端口交换数据，需要执行一个总线周期，这就是总线操作。按照数据传输方向来分，总线操作可以周期，这就是总线操作。按照数据传输方向来分，总线操作可以分为总线读操作和总线写操作。总线读操作是指分为总线读操作和总线写操作。总线读操作

45、是指CPU从存储器或从存储器或外设端口读取数据；总线写操作是指外设端口读取数据；总线写操作是指CPU将数据写入存储器或外将数据写入存储器或外设端口。总线完成读操作和写操作的工作，需要设端口。总线完成读操作和写操作的工作，需要CPU的总线接口的总线接口部件执行一个总线周期。部件执行一个总线周期。8086中，一个最基本的总线周期由中，一个最基本的总线周期由4个个时钟周期组成，每个时钟周期称为时钟周期组成，每个时钟周期称为T状态，用状态，用T1、T2、T3和和T4表表示。时钟周期是示。时钟周期是CPU的基本时间计量单位，由计算机主频决定，的基本时间计量单位，由计算机主频决定，由于由于8086的时钟频

46、率为的时钟频率为5MHz，故其时钟周期为，故其时钟周期为0.2s。1/6/202337现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社典型的典型的8086总线周期时序总线周期时序 1/6/202338现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.4 最小模式下总线时序最小模式下总线时序l总线读操作时序总线读操作时序 8086最小模式总线读操作时序最小模式总线读操作时序 1/6/202339现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.4 最小模式下总线时序最小模式下总线时序l总线写操作时序总线写操

47、作时序 8086最小模式总线写操作时序最小模式总线写操作时序 1/6/202340现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.5 最大模式引脚功能最大模式引脚功能引脚引脚含义含义功能说明功能说明总线周期状态信号，三态输出 用来指示当前总线周期所进行的操作类型。它们经由总线控制器8288进行译码，产生相应的访问存储器或I/O端口的总线控制信号 总线请求输入/总线请求允许输出信号，双向，低电平有效 为8086和其他处理器使用总线时提供一种仲裁电路，以代替最小模式下的HOLD/HLDA两信号的功能。和是专门为多处理器系统而设计的。输入时表示其他处理器向CPU请求

48、使用总线；输出时表示CPU对总线请求的响应信号，两条线可同时与两个处理器相连，内部保证它们有较高优先级 封锁信号，三态输出，低电平有效 信号有效时，表明此时CPU不允许其他系统总线控制器占用总线 QS1、QS0 指令队列状态，输出 QS1和QS0两个信号组合起来可指示BIU中指令队列的状态，以提供一种让其他处理器（如8087）监视CPU中指令队列状态的手段 1/6/202341现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社S2、S1、S0编码的功能与编码的功能与8288控制控制信号表信号表 1/6/202342现代微机原理及接口技术现代微机原理及接口技术 清华大学出

49、版社清华大学出版社 QS1和和QS0编码含义编码含义 QS1QS0指令指令队队列状列状态态00无操作01从队列中取指令第一字节10队列为空11从队列中取指令后续字节1/6/202343现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.6 最大模式系统组成最大模式系统组成1/6/202344现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社总线控制器总线控制器8288l总线控制器总线控制器8288是是8086工作中最大模式下构成系统时必工作中最大模式下构成系统时必不可少的芯片，它根据不可少的芯片，它根据8086在执行指令时提供的总线周期在执

50、行指令时提供的总线周期状态信号状态信号S2、S1和和S0建立控制时序，输出读建立控制时序，输出读/写控制命令，写控制命令，可以提供灵活多变的系统配置，以实现最佳的系统性能。可以提供灵活多变的系统配置，以实现最佳的系统性能。8288有有4组信号，组信号，2组输入，组输入，2组输出。组输出。8288结构框图和引脚信号图结构框图和引脚信号图 1/6/202345现代微机原理及接口技术现代微机原理及接口技术 清华大学出版社清华大学出版社2.3.6 最大模式系统组成最大模式系统组成l总线控制器总线控制器8288l时钟发生器、总线锁存器和总线收发器时钟发生器、总线锁存器和总线收发器在最大模式下，这三个部件