第六章作业.pps

《第六章作业.pps》由会员分享，可在线阅读，更多相关《第六章作业.pps（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章作业第六章作业6.1.26.1.2已知状态表如表题已知状态表如表题6.1.26.1.2所示，试作出相应的状态图所示，试作出相应的状态图表题表题6.1.26.1.2现态现态次态次态/输出输出Z Z1 1X X2 2X X1 1=00=00X X2 2X X1 1=01=01X X2 2X X1 1=11=11X X2 2X X1 1=10=10S S0 0S S1 1S S2 2S S3 3S S0 0/0/0S S1 1/0/0S S2 2/0/0S S3 3/0/0S S1 1/0/0S S2 2/1/1S S1 1/0/0S S0 0/1/1S S2 2/1/1S S0 0/0/0S

2、 S3 3/0/0S S2 2/0/0S S3 3/0/0S S3 3/1/1S S3 3/0/0S S2 2/0/0解：解：根据表题根据表题6.1.26.1.2所示的所示的状态表，作出对应的状态图，状态表，作出对应的状态图，如图题解如图题解6.1.26.1.2所示。所示。#6.1.4试画出试画出101序列检测器的状态图，已知此序列检测序列检测器的状态图，已知此序列检测器的输入，输出序列如下：器的输入，输出序列如下：1。输入。输入X：010101101 输出输出Z:000101001序列可序列可重叠重叠解解:分析分析作原始作原始状态图状态图S00/0X/Z1/0S10/0S21/1S31/00

3、/00/01/06.1.46.1.4试画出试画出101101序列检测器的状态图，已知此序列检测序列检测器的状态图，已知此序列检测器的输入，输出序列如下：器的输入，输出序列如下：2 2。输入。输入X X：010101101010101101 输出输出Z:000100001Z:000100001序列不序列不可重叠可重叠解解:分析分析作原始作原始状态图状态图S00/00/0X/ZX/Z1/01/0S10/00/0S21/11/1S31/01/00/00/00/00/01/01/06.1.6已知某时序电路的状态表如表题已知某时序电路的状态表如表题6.1.6所示，试画出所示，试画出它的状态图。如果电路的

4、初始状态在它的状态图。如果电路的初始状态在b，输入信号依次是，输入信号依次是0、1、0、1、1、1、1，试求其相应的输出。，试求其相应的输出。表题表题6.1.6次态次态/输出输出现现 态态A=0A=1abcdea/0a/1b/1d/0b/1b/0d/1e/1c/0a/1X解：解：根据表题根据表题6.1.6所示的状态表，所示的状态表，可直接画出与其对应的状态图，可直接画出与其对应的状态图，如图题解如图题解6.1.6a所示所示 x/yx/y当从初态当从初态b b开始，依次输入开始，依次输入0 0、1 1、0 0、1 1、1 1、1 1、1 1信信号时，该时序电路将按图题解号时，该时序电路将按图题解

5、6.1.6b6.1.6b所示的顺序改所示的顺序改变状态，因而其相应的输出为变状态，因而其相应的输出为1 1、0 0、1 1、0 0、1 1、0 0、1 1。6.2.1 试分析图题试分析图题6.2.1a所示时序电路，画出其状态表和状态图。所示时序电路，画出其状态表和状态图。设电路的初始状态为设电路的初始状态为0，试画出在图题，试画出在图题6.2.1b所示波形作用下，所示波形作用下，Q和和Z的波形图。的波形图。解：解：由所给电路图可写出该电路的状态方程和输出方程，分别为由所给电路图可写出该电路的状态方程和输出方程，分别为其状态表如表题解其状态表如表题解6.2.16.2.1所示所示 X xQn010

6、10/11/11/10/0625 分析图题分析图题6.2.5所示同步时序电路，写出各触所示同步时序电路，写出各触发器的驱动方程，电路的状态方程和输出方程，画出发器的驱动方程，电路的状态方程和输出方程，画出状态表和状态图。状态表和状态图。解：解：由图题由图题6.2.5所示电路可写出各触发器的驱动方程分别所示电路可写出各触发器的驱动方程分别为为该电路的状态方程为该电路的状态方程为输出方程为输出方程为根据状态方程和输根据状态方程和输出方程画出该电路出方程画出该电路的状态表，如表题的状态表，如表题解解6.2.56.2.5所示，所示，表题解表题解6.2.56.2.5 0 01 10 0 00 0 00

7、0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1000/0000/0000/0000/0000/0000/0100/0100/0000/1000/1000/1000/1000/1000/1000/1000/1001/0001/0010/0010/0011/0011/0011/0011/0001/0001/0010/0010/0011/0011/0011/0011/0 X X状态图如图题第状态图如图题第6.2.56.2.5所示。所示。表题解表题解6.2.56.2.5 0 01 10 0 00 0 00 0 1

8、0 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1000/0000/0000/0000/0000/0000/0100/0100/0000/1000/1000/1000/1000/1000/1000/1000/1001/0001/0010/0010/0011/0011/0011/0011/0001/0001/0010/0010/0011/0011/0011/0011/0 X X000000001001010010011011100100101101111111110110 x/zx/z1/01/01/01/01/01

9、/01/01/00/00/00/00/00/00/00/10/10/00/01/01/00/10/11/01/00/10/11/01/01/01/00/10/16.3.1 按表题按表题6.3.1a所示的最简状态和表题所示的最简状态和表题6.3.1b所示的状态编码方案，用主从所示的状态编码方案，用主从JK触发器设触发器设计此同步时序电路。计此同步时序电路。表题表题6.3.1a输入输入次态次态/输出输出现态现态x010001101101/010/011/000/111/000/001/010/1解：解：由表题由表题6.3.1所给的最简状态表和状态编码方所给的最简状态表和状态编码方案，可画出对应的编

10、码状态表，如表题解案，可画出对应的编码状态表，如表题解6.3.1a所示。所示。所要设计的电路有四个状态，需要用两个主从所要设计的电路有四个状态，需要用两个主从JK触触发器。根据编码状态表和发器。根据编码状态表和JK触发器的驱动表，画出触发器的驱动表，画出各触发器驱动信号及电路输出信号的真值表，如表各触发器驱动信号及电路输出信号的真值表，如表题解题解6.3.1b所示，由此表再画出各触发器所示，由此表再画出各触发器J、K端和端和电路输出端电路输出端Z的卡诺图，如图题解的卡诺图，如图题解6.3.1a所示。用卡所示。用卡诺图化简得各触发器的驱动方程及电路的输出方程诺图化简得各触发器的驱动方程及电路的输

11、出方程分别为分别为表题解表题解6.3.1a6.3.1a0 01 10 00 00 10 11 01 01 11 101/001/010/010/011/011/000/100/111/011/000/000/001/001/010/110/1X由所得到的驱动方程及输出方程即可画出所设计由所得到的驱动方程及输出方程即可画出所设计的同步时序电路，如图题解的同步时序电路，如图题解6.3.1b所示。所示。6 64 42 2 分析图题分析图题6.4.26.4.2所示时序电路。所示时序电路。1 1写出各触发器写出各触发器CPCP信号的方程和驱动方程；信号的方程和驱动方程；2 2写出电路的状态方程和输出方程

12、；写出电路的状态方程和输出方程；3 3画出状态表及状态图；画出状态表及状态图；4 4画出电路的时序图。画出电路的时序图。（上升沿触发）（上升沿触发）各触发器的驱动方程分别为各触发器的驱动方程分别为解：解：各触发器时钟信号的表达式分别为各触发器时钟信号的表达式分别为（上升沿触发）（上升沿触发）该电路的状态方程和输出方程分别为该电路的状态方程和输出方程分别为（Q0由由01时此式有效时此式有效）（CP上升沿到来时此式有效）上升沿到来时此式有效）（CP上升沿到来时此式有效）上升沿到来时此式有效）根据状态方程、输出方程及各触发器时钟信号的表根据状态方程、输出方程及各触发器时钟信号的表达式可画出该电路的状

13、态表，如表题解达式可画出该电路的状态表，如表题解6.4.26.4.2所示，状所示，状态图如图题解态图如图题解6.4.2a6.4.2a所示。图题解所示。图题解6.4.2b6.4.2b是是Q Q2 2、Q Q1 1、Q Q0 0及及Z Z的波形图。的波形图。表题解表题解6.4.26.4.2CPCP2 2Z Z0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 11 10 00 00 00 01 11 11 10 01 10 00 00 00 00 00 01 10 00 00 01 10 00 00 00 0

14、0 00 00 00 00 00 00 00 00 00 01 10 01 16 64 43 3 试分析图题试分析图题6.4.36.4.3所示时序电路的逻辑功能。所示时序电路的逻辑功能。（当（当Q1由由10时此式有效）时此式有效）（CP下降沿到来时此式有效）下降沿到来时此式有效）（CP下降沿到来时此式有效）下降沿到来时此式有效）解：解：由该题的电路图可知，各触发器时钟信号的表达式分别为由该题的电路图可知，各触发器时钟信号的表达式分别为（负边沿触发）（负边沿触发）（负边沿触发）（负边沿触发）各触发器的驱动方程分别为各触发器的驱动方程分别为该电路的状态方程为该电路的状态方程为根据状态方程及各触发器

15、时钟信号的表达式可画出该电根据状态方程及各触发器时钟信号的表达式可画出该电路的状态表路的状态表 表题解表题解6.4.3CPCP2 20 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 00 00 01 11 11 10 00 00 01 11 10 00 01 10 00 01 10 01 10 01 10 00 00 00 00 00 00 00 06.3.66.3.6 试用正边沿试用正边沿D D触发器设计一个触发器设计一个11011101序列检序列检测器，它有一个输入端和一个输出端。测器，它有一

16、个输入端和一个输出端。解解：由题目要求可知，当：由题目要求可知，当X X输入端边疆输入输入端边疆输入11011101序列时，序列时，该电路的输出该电路的输出Z Z应为应为1,1,，对于其他任何输入状态，输，对于其他任何输入状态，输出出Z Z均为均为0 0 因此，要求该电路能够记忆输入为因此，要求该电路能够记忆输入为0 0、输入一个、输入一个1 1、连续输入两个连续输入两个1 1、连续输入、连续输入110110及及11011101时的状态，时的状态，即此电路有即此电路有5 5个状态。个状态。分别用分别用S S0 0、S S1 1、S2S2、S S3 3、S S4 4表示上表示上述述5 5个状态。

17、设电路先处于个状态。设电路先处于S S0 0状态状态 依题意可画出该电路的依题意可画出该电路的原始状态图，如图题解原始状态图，如图题解6.3.6a 观察此图可见，其中观察此图可见，其中S1与与S4是等价状态，将其是等价状态，将其合并后得到图题解合并后得到图题解6.3.7b 6.5.16.5.1 试画出图题试画出图题1 1所示电路的输出所示电路的输出(Q3Q0)(Q3Q0)波形，波形，分析电路的逻辑功能。分析电路的逻辑功能。解：解：1)74HC1941)74HC194功能由功能由S1S0S1S0控制控制:00:00 保持，保持，0101右移右移 10 10 左移左移 11 11 并并行输入行输入

18、2)2)当启动信号端输人一低电平时，使当启动信号端输人一低电平时，使S1=1S1=1，这时有，这时有S0S0S1S11 1，移位寄存器移位寄存器74HC19474HC194执行并行输人功能，执行并行输人功能，Q3Q2Q1Q0Q3Q2Q1Q0D3D2D1D0D3D2D1D0111011103)3)启动信号撤消后，由于启动信号撤消后，由于Q0Q00 0，经两级与非门后，使，经两级与非门后，使S1=0S1=0，这时有这时有S1S0S1S00101，寄存器开始执行右移操作。在移位过程中，寄存器开始执行右移操作。在移位过程中，因为因为Q3Q2Q3Q2、Q1Q1、Q0Q0中总有一个为中总有一个为0 0，因

19、而能够维持，因而能够维持S1S0=01S1S0=01状状态，使右移操作持续进行下去。其移位情况如图题解态，使右移操作持续进行下去。其移位情况如图题解6 6，5 5，1 1所示。所示。由图题解由图题解6.5.16.5.1可知，该电路能按固定的时序输出低电平可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。脉冲，是一个四相时序脉冲产生电路。6.5.11 试分析图题试分析图题6.5.11所示电路，画出它的状所示电路，画出它的状态图，说明它是几进制讲数器。态图，说明它是几进制讲数器。解：解：图题图题6.5.11所示电路是由所示电路是由74161用用“反馈清零法反馈清零法”构成的构成

20、的十进制计数器十进制计数器。状态图如图题解状态图如图题解6.5.11所示。其中所示。其中1010仅在仅在极短的时间内出现。极短的时间内出现。6.5.116.5.116.5.12 试分析图题试分析图题6.5.12所示电路，画出它的状态图，说明它是所示电路，画出它的状态图，说明它是几进制讲数器。（几进制讲数器。（74163是具有同步清零功能的是具有同步清零功能的4位二进制同步位二进制同步加计数器，其他功能与加计数器，其他功能与74161相同）相同）解：解：设电路初态为设电路初态为0000，在第，在第10个计数脉冲作用后，个计数脉冲作用后，QDQCQBQA变成变成1010，同，同时时RD由由1变成变

21、成0，但由于，但由于74163是同步清零是同步清零，因此在，因此在第第11个计数脉冲作用后，个计数脉冲作用后，QDQCQBQA才能变成才能变成0000 图题图题6.5.12是用是用“反馈清零反馈清零法法”构成的计数器，该计构成的计数器，该计数的模数的模M=11，图题解，图题解6.5.12是它的状态图是它的状态图6.5.126.5.136.5.13 试分析图题试分析图题6.5.136.5.13所示电路，画出它的状态图，说明它是所示电路，画出它的状态图，说明它是几进制计数器。几进制计数器。解：解：图题图题6.5.13所所示电路是由示电路是由74HCT161用用“反反馈置数法馈置数法”构成构成的十一

22、进制计数的十一进制计数器，器，设电路初态为设电路初态为00000000，在第，在第1010个计数个计数脉冲作用后，脉冲作用后，Q QD DQ QC CQ QB BQ QA A变成变成10101010，同时同时LDLD由由1 1变成变成0 0，由于，由于74HCT16174HCT161是是同步置数同步置数，因此在第，因此在第1111个计数脉冲个计数脉冲作用后，置数输入端作用后，置数输入端DCBADCBA=0000=0000的的状态被置入计数器，使状态被置入计数器，使Q QD DQ QC CQ QB BQ QA A变变成成00000000。6.5.156.5.15 试用试用74HCT16174HC

23、T161设计一个计数器，其计数状态为设计一个计数器，其计数状态为自然二进制数自然二进制数1001100111111111。解解：由已知条件知，：由已知条件知，74HCT16174HCT161在计数过程中要跳在计数过程中要跳过过0000000010001000九个状态，因此可用九个状态，因此可用“反馈置数法反馈置数法”实现实现1001100111111111的计数过程的计数过程 即在即在74HCT16174HCT161的预置的预置数输入端加上数输入端加上10011001（DCBADCBA），并将），并将进位信号经反相器反进位信号经反相器反相后加至预置数控制相后加至预置数控制端端LDLD上，其电路

24、如图上，其电路如图题解题解6.5.156.5.15所示。所示。6.5.17 试分析图题试分析图题6.5.17所示电路，说明它是多少进制的计数器。所示电路，说明它是多少进制的计数器。解：解：两片两片74161级连后，输出端共有级连后，输出端共有1616=256个不同个不同的状态，而在用的状态，而在用“反馈置数法反馈置数法”构成的图题构成的图题7.1.7所示电路所示电路 预置数输入端所加的数据为预置数输入端所加的数据为01010010，它所对应的十，它所对应的十进制数是进制数是82，说明该电路从，说明该电路从01010010状态开始计数，状态开始计数，跳过了跳过了82个状态，因此该计数器的模个状态，因此该计数器的模M=256-82=174