实验五全加器的应用幻灯片.ppt

《实验五全加器的应用幻灯片.ppt》由会员分享，可在线阅读，更多相关《实验五全加器的应用幻灯片.ppt（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验五全加器的应用第1页，共18页，编辑于2022年，星期五一、实验目的一、实验目的（1）了解算术运算电路的结构。）了解算术运算电路的结构。（2）掌握半加器、全加器二者之间的区别和联系。）掌握半加器、全加器二者之间的区别和联系。（3）掌握）掌握74LS283先行进位全加器的逻辑功能和特点。先行进位全加器的逻辑功能和特点。（4）掌握全加器的应用。）掌握全加器的应用。第2页，共18页，编辑于2022年，星期五二、实验所用器件型号及管脚排列二、实验所用器件型号及管脚排列74LS283管脚排列和逻辑符号管脚排列和逻辑符号第3页，共18页，编辑于2022年，星期五（一）（一）半加器半加器三、实验原理三、

2、实验原理 半加器，即不考半加器，即不考虑虑低位的低位的进进位位输输入的加法器。例如入的加法器。例如设计设计一位一位二二进进制的半加器。半加器真制的半加器。半加器真值值表如表所示，由表如表所示，由真值表得到真值表得到 和和 ，由表达式得到用门电路实现的半加器电路以及由表达式得到用门电路实现的半加器电路以及半加器的逻辑符号如图半加器的逻辑符号如图。半加器电路及逻辑符号半加器电路及逻辑符号半加器真值表半加器真值表第4页，共18页，编辑于2022年，星期五（二）全加器（二）全加器 相对半加器而言，全加器不仅要考虑两数相加，还要考相对半加器而言，全加器不仅要考虑两数相加，还要考虑低位向本位的进位。虑低位

3、向本位的进位。第5页，共18页，编辑于2022年，星期五一位全加器逻辑电路图一位全加器逻辑电路图一位全加器逻辑符号及扩展一位全加器逻辑符号及扩展第6页，共18页，编辑于2022年，星期五 74LS283是是TTL双极型并行双极型并行4位全加器，位全加器，特点是先行进位，因此运算速度很快，其特点是先行进位，因此运算速度很快，其外形为双列直插，管脚排列和逻辑符号如外形为双列直插，管脚排列和逻辑符号如图图2.5.5所示。它有两组所示。它有两组4位二进制数输入位二进制数输入A4A3A2A1、B4B3B2B1，一个低位向本位的，一个低位向本位的进位输入进位输入CI，有一组二进制数输出，有一组二进制数输出

4、S4S3S2S1，一个最高位的进位输出，一个最高位的进位输出CO，该器，该器件所完成的件所完成的4位二进制加法运算如右图所示。位二进制加法运算如右图所示。（三）集成全加器芯片（三）集成全加器芯片74LS283的应用的应用第7页，共18页，编辑于2022年，星期五74LS283的基本应用如下：的基本应用如下：1完成完成4位二进制数加法。位二进制数加法。因为因为74LS283本身是全加器，所以可以直接进行本身是全加器，所以可以直接进行4位二进制位二进制数加法，例如：数加法，例如：A4A3A2A1=1001，B4B3B2B1=1101，CI=0，则输，则输出为出为C4S4S3S2S1=10110。2

5、实现码组变换。实现码组变换。有些码组变换存在加法关系，如有些码组变换存在加法关系，如8421BCD码转换至余码转换至余3码，只码，只要在要在8421BCD码基础上加码基础上加3（0011）即可实现变换。）即可实现变换。第8页，共18页，编辑于2022年，星期五38421BCD码加法器。码加法器。十十进进制数制数二二进进制加法器的制加法器的输输出（校正出（校正电电路的路的输输入）入）BCD码码的的输输出出列列C4S4S3S2S1C4S4S3S2S1000000000001000010000120001000010300011000114001000010050010100101600110001

6、10700111001118010000100090100101001100101010000110101110001120110010010130110110011140111010100150111110101161000010110171000110111181001011000191001111001第9页，共18页，编辑于2022年，星期五BCD码加法电路图码加法电路图P=S4S3+S4S2+C4第10页，共18页，编辑于2022年，星期五4实现两个实现两个4位二进制数相减。位二进制数相减。两个两个4位二进制数相减可以看做两个带符号的位二进制数相减可以看做两个带符号的4位二进制数相加

7、，即原码的相减位二进制数相加，即原码的相减变为补码的相加，而正数的补码就是本身，负数的补码是反码加变为补码的相加，而正数的补码就是本身，负数的补码是反码加1，这样，这样，A-B=A+（-B），就可利用），就可利用74LS283实现减法运算。实现减法运算。A数照常输入，数照常输入，B数通过反相器输入，数通过反相器输入，加加1可以使可以使CI=1得到，这样输出的结果就是两数之差，但是这个结果为补码，要通得到，这样输出的结果就是两数之差，但是这个结果为补码，要通过过CO来判别结果的正负。例如来判别结果的正负。例如7-3（原码（原码0111-0011）转化为补码相加）转化为补码相加0111+1101=

8、10100这里这里CO=1，结果为正数，补码，结果为正数，补码0100等于原码，即结果为等于原码，即结果为+4；而而3-7（原码（原码0011-0111）转化为补码相加）转化为补码相加0011+1001=01100这里这里CO=0，结果为，结果为负数，补码负数，补码1100还要再求补一次才能得到正确的原码，还要再求补一次才能得到正确的原码，1100求补为求补为0100，即结果为，即结果为-4。按习惯，把。按习惯，把CO通过非门取反作为符号位。通过非门取反作为符号位。第11页，共18页，编辑于2022年，星期五加法器完成的减法计算电路加法器完成的减法计算电路第12页，共18页，编辑于2022年，

9、星期五（一）基础实验部分（一）基础实验部分四、实验内容四、实验内容1利用利用74LS283加法器实现二进制加法。加法器实现二进制加法。加法器功能测试加法器功能测试加法器功能测试第13页，共18页，编辑于2022年，星期五2利用利用74LS283四位二进制加法器实现四位二进制加法器实现8421BCD码转换码转换为余为余3码的电路。码的电路。要求写出设计全过程，画出逻辑电路图。要求写出设计全过程，画出逻辑电路图。8421BCD码码到余到余3码码 第14页，共18页，编辑于2022年，星期五3实现一位实现一位8421BCD码的加法运算。码的加法运算。用两块用两块74LS283及门电路实现，要求写出设

10、计全过程，画出逻辑图。输入用逻及门电路实现，要求写出设计全过程，画出逻辑图。输入用逻辑开关，输出用指示灯，改变开关状态，观察输出指示灯的变化，将实验结果记录辑开关，输出用指示灯，改变开关状态，观察输出指示灯的变化，将实验结果记录在表中。在表中。两位两位8421BCD码的加法码的加法第15页，共18页，编辑于2022年，星期五4实现两个实现两个4位二进制数的减法。位二进制数的减法。根据前面讲到的利用加法器来实现减法运算的原理，此电路必须分根据前面讲到的利用加法器来实现减法运算的原理，此电路必须分两步进行，所以要用两块两步进行，所以要用两块74LS283及适当门电路完成连接，输入用逻辑开及适当门电

11、路完成连接，输入用逻辑开关表示，输出用指示灯来观察结果，改变开关状态，观察输出指示灯的变化，关表示，输出用指示灯来观察结果，改变开关状态，观察输出指示灯的变化，将实验结果记录在表中。将实验结果记录在表中。5 5用门电路设计出一位半加器，并且由半加器扩展成一位用门电路设计出一位半加器，并且由半加器扩展成一位全加器。全加器。要求写出设计全过程，画出逻辑电路图。要求写出设计全过程，画出逻辑电路图。两个两个4位二进制数的减法位二进制数的减法第16页，共18页，编辑于2022年，星期五（二）提高部分（二）提高部分6用适当门电路设计一个二进制原码反码选择器，要求写出设计用适当门电路设计一个二进制原码反码选

12、择器，要求写出设计过程，画出逻辑图，并且检测电路是否正确。（提示：用变量过程，画出逻辑图，并且检测电路是否正确。（提示：用变量M来进行判别是原码还是反码。）来进行判别是原码还是反码。）7试用异或门和集成试用异或门和集成4位二进制全加器位二进制全加器74LS283构成一个无符构成一个无符号数的号数的4位并行加、减运算电路。要求当控制信号位并行加、减运算电路。要求当控制信号X0时，电时，电路实现加法运算路实现加法运算;X1时，实现减法运算。时，实现减法运算。第17页，共18页，编辑于2022年，星期五8用适当门电路和用适当门电路和74LS283来完成一个来完成一个8421BCD到到2421BCD码的转换电路。要求写出设计过程，并检验设计结果码的转换电路。要求写出设计过程，并检验设计结果是否正确。（提示：分析是否正确。（提示：分析8421BCD码到码到2421BCD码是否有特码是否有特殊对应的加法关系）。殊对应的加法关系）。9用用74LS283和门电路实现和门电路实现4位位X 4位的乘法器，并用位的乘法器，并用Multsim软件进行仿真。软件进行仿真。第18页，共18页，编辑于2022年，星期五