-2016年(2)《数字逻辑设计与应用》期末试卷A卷参考评分.pdf

《-2016年(2)《数字逻辑设计与应用》期末试卷A卷参考评分.pdf》由会员分享，可在线阅读，更多相关《-2016年(2)《数字逻辑设计与应用》期末试卷A卷参考评分.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第 1 页学 院 姓 名 学 号 任课教师 考场教室 座位号 密封线以内答题无效 电子科技大学电子科技大学 2015-20162015-2016 学年第学年第 二二 学期期学期期 末末 考试考试 A A 卷卷考试科目：数字逻辑设计及应用 考试形式：闭卷 考试日期：2016 年 6 月 29 日 成绩构成比例：平时 30/20%，期中 30/20%，小班研讨 20%，期末 40%本试卷由 V 部分构成，共 5 页。考试时长：120 分钟 注：题号IIIIIIIVV合计得分 I.Please fill out the correct answers in the brackets“()”.(4 X

2、 10=40)1.If a T flip flop with an enable input EN is constructed by a D flip flop,then the input D=(ENQ ).2.If the minimal output voltage increment of an 8-bit DAC is 0.02V,then the output voltage is (77*0.02 或 1.54 )V,when the input is 01001101.3.A 16Kx8 ROM,which can implement a combinational circ

3、uit with(14 )inputs and (8 )outputs at most,can be built by(4 )8Kx4 ROMs.4.To design a 1101001110 serial sequence generator,(4 )flip flops are need at least.5.A 4-bit linear feedback shift-register(LFSR)counter with no modification can have (15 )valid states.6.To build a modulo-256 counter,it requir

4、es at least(8 )flip flops.7.A(mealy )state machine is a sequential circuit whose output depends on the state and inputs.8.There are(2n-2n )invalid states for an n-bit Johnson counter.每个空格 4 分，错一个，扣 4 分。I I.Choose the correct answer and fill the item number in the brackets.(3 X 5=15)1.According to th

5、e circuit as shown in Fig.1,the output F is(a )a.b.(1,2,3,6,8,11,14)ABCD(1,2,4,6,8,11,14)ABCD得 分得 分第 2 页学 院 姓 名 学 号 任课教师 考场教室 座位号 密封线以内答题无效 c.d.(1,2,3,7,8,11,14)ABCD(1,2,3,6,8,12,14)ABCDFig.1 2.If a modulus-4 counter is got from the circuit as shown in Fig.2,then the inputs M and N should be(c )a.00

6、b.01c.10d.11Fig.2 3.Which of the following device is a combinational circuit?(a )a.parity circuitb.shift registerc.counterd.flip flop 4.When a modulus-60 up/down counter is designed,it requires at least(b )flip-flops.a.5b.6c.11d.12 5.For the initial state Q1Q2=00 as shown in Fig.3,the periodic seque

7、nce of the output F is(d )a.0001b.0110c.0101d.0011Fig.3每个小题 3 分，错一个，扣 3 分。第 3 页学 院 姓 名 学 号 任课教师 考场教室 座位号 密封线以内答题无效III.A combinational circuit is shown as below,which contains a 74x85 comparator and a 74x283 adder.131.Write out the logic expression of ALTBOUT,AEQBOUT and AGTBOUT.62.List out the truth

8、 table for the circuit.53.Indicate the logic function of the circuit.2 参考评分标准：1.逻辑表达式正确 6 分，每一个 2 分。ALTBOUT=X3/,AEQBOUT=X3X2/X1/X0/,AGTBOUT=X3(X2+X1+X0)2.真值表正确 5 分，错一个扣 0.5 分。2.电路功能描述正确 2 分：余 3 码转换为 2421 码。得 分第 4 页学 院 姓 名 学 号 任课教师 考场教室 座位号 密封线以内答题无效IV.Analyze the sequential-circuit as shown below.22

9、1.Write out the excitation equations,transition equations and output equation.82.List out transition/output table.83.Assume the initial state Q2Q1=00,complete the timing diagram for Q1,Q2 and Z.6参考评分标准：1.激励方程:D=X（1 分），J2=X+Q1，K2=Q1/，（2 分，错一处扣 1 分，扣完 2 分止）转移方程：Q1*=D=X（1 分），Q2*=J2Q2/+K2/Q2=XQ2/+Q1（2 分

10、，错一处扣 1 分，扣完 2 分止）输出方程：Z=XQ2（2 分，错一处扣 1 分，扣完 2 分止）2.转移/输出表新状态和输出每个空 0.5 分，共 8 分。错一个扣 0.5 分，扣完 8 分止。3.每个波形 2 分，共 6 分。上升沿错误，整体扣 1 分；每个波形的翻转沿错误，扣 0.5得 分第 5 页学 院 姓 名 学 号 任课教师 考场教室 座位号 密封线以内答题无效分，扣完该波形的得分为止。V.Design a sequence signal generator with self-correcting to generate two serial output sequence Z

11、=011010 using only a 74x194 and a 74x151.Please select shift left mode for the 74x194 10 1.List out the transition table for Z and write out the minterm list of the feedback function LIN(QB,QC,QA)6 2.Draw a schematic diagram for the circuit.4得 分The function table for 74x194IutputsNext stateFunctionS1 S0QA*QB*QC*QD*0 00 11 01 1QA QB QC QDRIN QA QB QCQB QC QD LINA B C DHoldShift rightShift leftLoad第 6 页学 院 姓 名 学 号 任课教师 考场教室 座位号 密封线以内答题无效参考评分标准：1.转移表正确 4 分，错 1 行扣 0.5 分，扣完 4 分止。2.反馈函数正确得 2 分，LIN=(QB,QC,QD)(0,1,4,6)错 1 个扣 0.5 分，扣完 2 分止。3.电路图正确 4 分，错 1 处扣 0.5 分，扣完为止。