第1章-绪论-G [兼容模式].pdf
《第1章-绪论-G [兼容模式].pdf》由会员分享,可在线阅读,更多相关《第1章-绪论-G [兼容模式].pdf(9页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、2014/9/111古古辉辉浙江工业大学计算机学院浙江工业大学计算机学院13588042126第一章第一章 绪论绪论2课程简介课程简介研究内容研究内容研究微型计算机与研究微型计算机与外部设备之间外部设备之间如何进行连接和信如何进行连接和信息交换的技术息交换的技术。课程特点课程特点软件与硬件紧密结合软件与硬件紧密结合,综合性强综合性强。涉及汇编语言涉及汇编语言、数字电路数字电路、微机原理微机原理、自动控制自动控制、通信技术等多门课程的知识通信技术等多门课程的知识。课程地位课程地位微机系统应用的关键微机系统应用的关键,是计算机专业的核心课程是计算机专业的核心课程。3教教 材材微型计算机接口技术微型
2、计算机接口技术(第二版第二版)古辉古辉 刘均刘均 雷艳静雷艳静 编著编著科学出版社科学出版社 2011.2浙江省浙江省“十一五十一五”重点重点建设教材建设教材4课程邮箱课程邮箱公共邮箱公共邮箱:密码密码:123456提供课件提供课件、教学大纲教学大纲、授课计划授课计划、实验报告模实验报告模板等资料下载板等资料下载。5课程安排与考核课程安排与考核课程安排课程安排64学时=48讲课+16实验(广C 4楼专业实验室)。考试与成绩评定考试与成绩评定考试形式:一页开卷一页开卷 或或 闭卷闭卷。成绩:期末考试50分+平时50分。平时成绩:到课+作业+实验。6上课时间安排上课时间安排(课号:124364)节
3、节星期一星期一星期二星期二星期三星期三 星期四星期四星期五星期五1-2博易博易B3056-7博易博易C103随课实验随课实验:每次每次4学时学时,在后半学期实施在后半学期实施,具体根据实验室安排具体根据实验室安排。大型实验大型实验:第十五周至第十八周期间实施第十五周至第十八周期间实施实验室联系实验室联系:陈琦老师陈琦老师(电话电话:85290509)2014/9/1127CPU与接口的数据交换4微机接口概述2微机接口的组成3接口电路分析与设计方法5第一章第一章 绪论绪论微机与接口1编程能力的教学思考68(1)微机的硬件结构微机的硬件结构1.1 微机与接口微机与接口CPU,微机的核心,基本功能:
4、执行指令、控制和协调其它部件工作,进行数据运算和传输。存储和记忆装置,存储数据和程序。用于人机交互、数据和程序的输入、结果的输出。如:key,mouse,screen,printer等。微机和外设间的中转站,在它们之间传输数据、状态和控制信息。9(2)8086/8088 微处理器及其引脚微处理器及其引脚Intel系列系列CPU中中,8086/8088是最具代表性的产品是最具代表性的产品。特点特点:DIP40封装封装,单一单一+5V供电供电,20条地址线条地址线,8条条(8088)/16条条(8086)数据线数据线,若干控制线若干控制线、状态线状态线、时时钟线钟线、电源和地线等电源和地线等。部分
5、引脚分时复用部分引脚分时复用。8086/8088有有2种工作模式种工作模式:最小模式和最大模式最小模式和最大模式。最小模式最小模式:系统中只有一个微处理器系统中只有一个微处理器,系统中所有的总线控系统中所有的总线控制信号都由该处理器产生制信号都由该处理器产生。最大模式最大模式:系统中有两个以上的微处理器系统中有两个以上的微处理器,8086/8088为主为主处理器处理器,其它为协处理器其它为协处理器。控制信号不是直接由主处理器产控制信号不是直接由主处理器产生生,而是通过总线控制器对各处理器发出的控制信号进行交而是通过总线控制器对各处理器发出的控制信号进行交换和组合换和组合,产生最终的总线控制信号
6、产生最终的总线控制信号。10118086/8088最大模式和最小模式下的最大模式和最小模式下的公共引脚公共引脚AD15 AD0:分时复用的地址分时复用的地址/数据线数据线。传送地址时三态传送地址时三态输出输出;传送数据时双向三态输入传送数据时双向三态输入/输出输出。A19/S6 A16/S3:传送地址时传送地址时A19A16 与与 AD15AD0 构成构成20位地址线位地址线。传送状态时传送状态时S6S3表状态表状态,状态含义见状态含义见P.3。:最小最小/最大模式信号最大模式信号。高电平为高电平为MN,低为低为MX。:读信号读信号。低电平时表示低电平时表示CPU正在读内存或正在读内存或I/O
7、接口接口。NMI:不可屏蔽中断请求不可屏蔽中断请求。上升沿有效上升沿有效,不可软件屏蔽不可软件屏蔽。INTR:可屏蔽中断请求线可屏蔽中断请求线。高电平有效高电平有效,可软件屏蔽可软件屏蔽。RESET:复位信号复位信号。持续持续4个个CLK的高电平有效的高电平有效。CLK:时钟信号时钟信号。8086为为5MHz,8088为为4.77MHz。12READY:准备好信号准备好信号。是内存或是内存或I/O设备发向设备发向CPU的响应信的响应信号号。高电平时表示内存或高电平时表示内存或I/O设备已准备好设备已准备好;低电平时表示未低电平时表示未准备好准备好,此时此时CPU进入等待状态进入等待状态,直到直
8、到READY变高后才能完变高后才能完成数据传输成数据传输。:测试信号输入测试信号输入。CPU执行执行WAIT指令时指令时,每隔每隔5个个CLK检测此信号检测此信号。若为高则若为高则CPU处于空转状态处于空转状态;否则否则CPU结束等结束等待状态待状态,执行下一条指令执行下一条指令。(。(WAIT指令的终止信号指令的终止信号):高字节使能高字节使能/状态信号状态信号。8086传送数据期间传送数据期间,若为低若为低电平电平,表示高表示高8位数据线正在使用位数据线正在使用。非数据传送期间非数据传送期间,表示表示S7状态状态(未定义未定义)。8088上此引脚为上此引脚为信号信号。:系统状态输出信号系统
9、状态输出信号。仅仅8088使用使用,与与、配配合使用表示系统总线对应的操作合使用表示系统总线对应的操作,详见详见P5表表1.3。2014/9/113138086/8088 最小模式最小模式下的引脚下的引脚:中断响应信号中断响应信号。CPU响应外设的响应外设的INTR中断请求中断请求时时,在该引脚上发出在该引脚上发出2个个CLK的连续的低电平信号的连续的低电平信号。ALE:地址锁存允许信号地址锁存允许信号。CPU在地址线上送地址时在地址线上送地址时,将该引脚的高电平送给地址锁存器将该引脚的高电平送给地址锁存器,从而将地址锁存从而将地址锁存。:数据允许信号数据允许信号。CPU在数据总线上传送数据时
10、在数据总线上传送数据时,将该引脚的低电平送给数据总线收发器将该引脚的低电平送给数据总线收发器,使其接收或发使其接收或发送数据送数据。当当CPU处于处于DMA方式时方式时,该引脚浮空该引脚浮空。:数据发送数据发送/接收信号接收信号。为高电平时表示为高电平时表示CPU向内向内存或存或I/O接口发送数据接口发送数据;为低时表明为低时表明CPU从内存或从内存或I/O接接口接收数据口接收数据。当当CPU处于处于DMA方式时方式时,此引脚浮空此引脚浮空。14:写信号写信号。为低时表明为低时表明CPU正在写内存或正在写内存或I/O设备设备。当当CPU处于处于DMA方式时方式时,此引脚为高阻态此引脚为高阻态。
11、HOLD:总线保持请求信号总线保持请求信号。当当CPU外部的总线主设备外部的总线主设备(如如DMA控制器控制器)要求占用总线时要求占用总线时,通过该引脚向通过该引脚向CPU发送一个高电平的总线保持请求信号发送一个高电平的总线保持请求信号。HLDA:总线保持响应信号总线保持响应信号。当当CPU收到收到HOLD信号信号后后,通过该引脚发出高电平信号给发送通过该引脚发出高电平信号给发送HOLD请求的总请求的总线主设备线主设备,表示让出总线控制权表示让出总线控制权。158086/8088 最大模式最大模式下的引脚下的引脚QS1、QS0:指令队列状态输出指令队列状态输出。不同组合表明了不同组合表明了80
12、86/8088内部指令队列的状态内部指令队列的状态。详见详见P6表表1.4。、:总线周期状态信号总线周期状态信号。这这3个信号外接总线控个信号外接总线控制器制器8288,可产生多个不同的控制信号可产生多个不同的控制信号。:总线锁存信号总线锁存信号。该引脚为低电平时该引脚为低电平时,不允许系不允许系统中其它的总线主设备使用总线统中其它的总线主设备使用总线。RQ/GT0和和 RQ/GT1:总线请求信号输入总线请求信号输入/总线请求允许总线请求允许信号输出信号输出。这两个信号可提供给微处理器以外的这两个信号可提供给微处理器以外的2个总线个总线主设备用来发出使用总线的请求主设备用来发出使用总线的请求,
13、和接收微处理器对总和接收微处理器对总线请求信号的应答线请求信号的应答。16(3)8086/8088 系统总线构成系统总线构成8086/8088 最小模式最小模式下系统总线的构成下系统总线的构成控制总线负载较轻,不需设置驱动电路,可直接从8086/8088引出控制信号。178086/8088 最大模式最大模式下系统总线的构成下系统总线的构成多处理器模式。控制信号不是直接从8086/8088 引出,而是由总线控制器对各处理器发出的信号进行变换和组合,产生最终的控制信号。188086/8088 总线周期总线周期总线周期总线周期:CPU与存储器或与存储器或I/O设备之间进行数据读设备之间进行数据读写时
14、写时,完成一次操作所花费的时间完成一次操作所花费的时间。对于对于8086/8088,一个基本的总线周期包括以下一个基本的总线周期包括以下4个个时钟周期时钟周期:T1:输出地址信息并锁存输出地址信息并锁存,以指明目标设备以指明目标设备。T2:撤销地址撤销地址,在数据线上传输数据在数据线上传输数据。T3:数据稳定在总线上数据稳定在总线上。T4:微处理器从总线上读入数据微处理器从总线上读入数据,或者将总线上的数据写或者将总线上的数据写入存储器或入存储器或I/O端口端口。2014/9/11419CPU与接口的数据交换4微机接口概述2微机接口的组成3接口电路分析与设计方法5内容概要内容概要微机与接口微机
15、与接口1 微机的硬件结构 8086/8088及其引脚 8086/8088系统总线构成编程能力的教学思考620(1)微机接口的概念微机接口的概念CPU与外设间需频繁的进行信息交互与外设间需频繁的进行信息交互。数据数据、程序和各种信息程序和各种信息需通过外设输入到计算机内需通过外设输入到计算机内;计算机内的计算机内的各种信息及运行结果各种信息及运行结果需通过外设进行输出需通过外设进行输出。CPU与外设在速度与外设在速度、信号形式等方面有差异信号形式等方面有差异。接口接口:全称是全称是输入输入/输出接口输出接口,简称简称I/O接口接口。它位于它位于系统总线与外设之间系统总线与外设之间,是是CPU与外
16、设的中转站与外设的中转站。1.2 微机接口概述微机接口概述因此因此,需要一种中间设备需要一种中间设备,即即:接口接口。21各种常见接口各种常见接口22微机接口要解决的问题微机接口要解决的问题速度匹配问题速度匹配问题。高速的高速的CPU/低速的外设低速的外设。信号电平与驱动能力问题信号电平与驱动能力问题。CPU的的TTL电平和低功率电平和低功率/外外设的宽范围电平与大功率设的宽范围电平与大功率。信号类型匹配问题信号类型匹配问题。CPU数字量数字量/外设模拟量外设模拟量。信号格式问题信号格式问题。CPU并行数据并行数据/外设串行数据外设串行数据。时序匹配问题时序匹配问题。CPU时序时序/外设时序外
17、设时序。(2)微机接口的功能微机接口的功能接口电路用来有效地完成接口电路用来有效地完成CPU与外设的与外设的信息交换信息交换,协调协调CPU和外设之间的工作和外设之间的工作。23微机接口的功能微机接口的功能I/O地址译码与设备选择功能地址译码与设备选择功能所有外设都通过所有外设都通过I/O接口挂接在系统总线上接口挂接在系统总线上。同一时刻同一时刻,总总线只允许一个外设与线只允许一个外设与CPU进行数据传递进行数据传递。只有通过地址译码被选中的只有通过地址译码被选中的I/O接口接口,才允许与总线相通才允许与总线相通;未被选中的未被选中的I/O接口为高阻态接口为高阻态,与总线隔离与总线隔离。信息的
18、输入信息的输入、输出输出、缓冲与锁存功能缓冲与锁存功能通过通过I/O接口接口,CPU可从外设输入各种信息可从外设输入各种信息,也可将处理结也可将处理结果输出到外设果输出到外设。由于由于CPU与外设存在时序和速度的差异与外设存在时序和速度的差异,为确保两者间可为确保两者间可靠传输信息靠传输信息,输入时需缓冲输入时需缓冲,输出时需锁存输出时需锁存。24信号格式转换功能信号格式转换功能I/O接口要实现信息格式变换接口要实现信息格式变换、电平转换电平转换、码制转换等功能码制转换等功能。联络功能联络功能接口从系统总线或外设收到数据时接口从系统总线或外设收到数据时,能发出能发出“数据到数据到”联络信联络信
19、号号,通知通知CPU或外设将数据取走或外设将数据取走。数据传输完成后数据传输完成后,向外设或向外设或CPU发信号发信号,准备进行下次传输准备进行下次传输。中断管理功能中断管理功能向向CPU申请中断申请中断,发中断类型号以及中断优先权管理等发中断类型号以及中断优先权管理等。其它功能其它功能复位复位、错误检测错误检测、可编程功能可编程功能(设定工作方式设定工作方式、工作参数等工作参数等)。2014/9/11525专用接口专用接口为某种用途或某类外设而专门设计的接口电路为某种用途或某类外设而专门设计的接口电路。通常制造成通常制造成接口卡接口卡,插在主板上使用插在主板上使用。通用接口通用接口可供多种外
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 兼容模式 第1章-绪论-G 兼容模式 绪论 兼容 模式
限制150内