第8章 逻辑门与组合逻辑电路精选文档.ppt

《第8章 逻辑门与组合逻辑电路精选文档.ppt》由会员分享，可在线阅读，更多相关《第8章 逻辑门与组合逻辑电路精选文档.ppt（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、本讲稿第一页，共三十八页1 1、熟悉组合逻辑电路的几种描述方法；、熟悉组合逻辑电路的几种描述方法；2 2、掌握组合逻辑电路的分析步骤和方法；、掌握组合逻辑电路的分析步骤和方法；3 3、了解各类常用的中规模集成逻辑部件的功能、了解各类常用的中规模集成逻辑部件的功能、工作原理及应用。工作原理及应用。学习目的与要求本讲稿第二页，共三十八页8.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路逻辑功能的过程叫做组合逻辑电路的分析。组合逻辑电路的一般分析步骤为：根据已知逻辑电路图用逐级递推法写出对应的逻辑函数表达式；用公式法或卡诺图

2、法对写出的逻辑函数式进行化简，得到最简逻辑表达式；根据最简逻辑表达式，列出相应的逻辑电路真值表；根据真值表找出电路可实现的逻辑功能并加以说明，以理解电路的作用。8.1.1 组合逻辑电路的分析组合逻辑电路的分析本讲稿第三页，共三十八页已知已知逻辑图逻辑图写出写出逻辑式逻辑式运用逻辑代数运用逻辑代数化简或变换化简或变换列出逻辑列出逻辑真值表真值表指出指出逻辑功能逻辑功能分析下图所示组合电路的功能。F FAB&1 已知逻辑电路图 2相应逻辑表达式根据逻辑图写出相应逻辑式本讲稿第四页，共三十八页 3化简逻辑式B BA AF F0 00 00 01 10 01 10 01 11 11 11 10 0 4

3、列出真值表 由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能异或功能。5指出逻辑功能应用代数法化简逻辑函数式应用了反演律还是应用了反演律应用了分配律应用了吸收律，得到最简形式。本讲稿第五页，共三十八页化简 2 3 4 5 1 当输入A、B、C中有2个或2个以上为1时，输出F就为1，否则输出F为0。若输入是裁判，输出是裁定结果，显然该电路是一个多数表决器。分析下图所示组合电路的功能。应用了反演律写出逻辑真值表由真值表数据分析本讲稿第六页，共三十八页分析下图所示组合电路的功能。1 2 3应用了反演律应用了吸收律 由最简式可直接看出：电路输出

4、只与输入AB有关，且具有与非与非功能。步骤步骤步骤步骤4 4 4 4可省略可省略可省略可省略 ！本讲稿第七页，共三十八页1.分析下图所示逻辑电路的功能：AB1 1&F F111 1&2.分析下图所示逻辑电路的功能。ABF F1111同或功能同或功能本讲稿第八页，共三十八页8.1.2 组合逻辑电路的设计组合逻辑电路的设计 根据给定的逻辑功能，画出实现该功能的逻辑电路的过程称为组合逻辑电路的设计。用与非门设计一个交通报警控制电路。交通信号灯有黄、绿、红3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。要求用与非门组成电路。设黄、绿、红三灯分别用输入变

5、量A A、B B、C C表示，灯亮灯亮时为工作，其值为“1 1”，灯灭灯灭时为不工作，其值为“0”；输出报警信号用F F表示，正常工作时F值为“0”，出现故障时F值为“1 1”。根据上述假设，我们可根据题目要求，首先把电路的功能真值表表列写出来。1 确定逻辑函数与变量关系本讲稿第九页，共三十八页2 2列出相应真值表ABC00010111101111 3 得出最简式2 用卡诺图进行化简：本讲稿第十页，共三十八页 AB CF F&1 1 1 4 画出逻辑电路图 显然，组合逻辑电路的设计步骤为：据题意确定输入、输出变量的逻辑形式；列出相关真值表；写出相应逻辑表达式；化简逻辑式；根据最简逻辑式画出逻辑

6、电路图。应用非非定律对逻辑式变换，找出输出对输入的与非与非关系：对组合逻辑电路的设计问题，不作深入要求，学习者可根据需要自己进一步巩固提高。本讲稿第十一页，共三十八页8.2 编码器和译码器编码器和译码器8.2.1 编码器编码器 把若干个0和1按一定规律编排起来的过程称为编码编码。通过编码获得的不同二进制数的组合称为代码代码。代码是机器能够识别的、用来表示某一对象或特定信息的数字符号。十进制编码或某种特定信息的编码难于用电路来实现，数字电路中通常采用二进制编码或二十进制编码。二进制编码是将某种特定信息编成二进制代码的电路；二十进制编码是将十进制的十个数码编成二进制代码的电路。能实现把某种特定信息

7、转换为机器识别的二进制代码的组合逻辑电路称为编码器编码器。本讲稿第十二页，共三十八页 一位二进制代码有0和1两种，可以用来表示2个信息；两位二进制代码有四种组合，可以用来表示4种信息；而n位二进制代码有2n种组合，可以用来表示2n个信息。这种二进制编码在电路上较容易实现。1.10线4线优先编码器 在数字系统中，当编码器同时有多个输入为有效时，常要求输出不但有意义，而且应按事先编排好的优先顺序输出，即要求编码器只对其中优先权最高的一个输入信号进行编码，具有此功能的编码器称为优先编码器。优先编码器电路中，允许同时输入两个以上的编码信号。当几个输入信号同时出现时，优先编码器只对其中优先权最高的一个输

8、入信号实行编码。本讲稿第十三页，共三十八页74LS147编码器的管脚排列图及逻辑符号 10线4线优先编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有74LS147等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 974LS14774LS147 74LS147优先编码器是一个16脚的集成芯片，其中15脚为空脚，I1I9为信号输入端，AD为输出端。输入和输出均为低电平有效。74LS147优先编码器的管脚排列图 在优先编码器中，优先级别高的信号排斥优先级别低的信号，74LS147优先编码器中I9的优先级别最高，I1的优先级别最低，具有单方面排斥的特性。本

9、讲稿第十四页，共三十八页74LS147优先编码器真值表 从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全部为高电平“1”；若输入端I9为“0”时，不论其它输入端是否有输入信号输入，输出为0110；再根据其它输入端的情况可以得出相应的输出代码。1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1

10、1 0 1 1 1 1 1 1 1 1 输输 出出输输 入入 本讲稿第十五页，共三十八页 74LS148优先编码器属于变量编码器，其输出位数为n时，输入端的数量为2n。下面以74LS148为例，介绍这类编码器的功能及应用。2.8线3线优先编码器74LS1481 2 3 4 5 6 7 816 15 14 13 12 11 10 97 4 L S 1 4 87 4 L S 1 4 874LS148的管脚排列图 当使能输入端S时，电路处于禁止编码状态，所有的输出端全部输出高电平“”；当使能输入端S时，电路处于正常编码状态，输出端的电平由I0 I7 的输入信号而定。I7的优先级别最高，I0级别最低。

11、管脚排列图中，I0 I7为输入信号端，Y0 Y2为输出端，S为使能输入端，OE为使能输出端，GS为片优先编码输出端。在表示输入、输出端的字母上，“非非”号表示低电平有效。本讲稿第十六页，共三十八页74LS148编码器真值表 使能输出端OE 时，表示电路处于正常编码同时又无输入编码信号的状态。片优先编码输出端GS时，表示电路处于正常编码且又有编码信号输入时的状态。1 11 00 10 10 10 10 10 10 10 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1

12、 1 1 11 1 1 0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11000000000输 出输 入I0I2I1I3I5I4I7I6SY2Y0OEGSY1本讲稿第十七页，共三十八页8.2.2.译码器 译码和编码的过程相反。通过译码可将输入的二进制代码 按编码时的原意译成对应的特定信息或十进制数码输出。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息，使其输出端具有某种特定的状态，并且在输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。按功能

13、的不同译码器可分为通用变量译码器和显示译码器。本讲稿第十八页，共三十八页1.变量译码器 变量译码器的输入、输出端的数量关系是：当有n个输入端，就有2n个输出端。而每一个输出所代表的函数对应于n个输入变量的最小项。常见的变量译码器有3线8线译码器74 LS138，4线16线译码器74LS154和带锁存的3线8线译码器74LS131等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 97 4 L S 1 3 87 4 L S 1 3 8 由74LS138芯片的管脚排列图可看出，它是一个有16个管脚的数字集成电路，除电源、“地”两个端子外，还有三个输入端A2、A1、A0，八个

14、输出端Y0Y7，三个使能端1、G2A、G2B。本讲稿第十九页，共三十八页 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0输 出输 入G2AA2+G2BY3Y5Y4A0A1G1

15、Y2Y0Y7Y6Y174LS138译码器真值表 从真值表可看出，当输入使能端G1为低电平0时，无论其它输入端为何值，输出全部为高电平1；当输入使能端G2A和G2B中至少有一个为高电平1时，无论其它输入端为何值，输出全部为高电平1；当G1为高电平1、G2A和G2B同时为低电平0时，由A2、A1、A0决定输出端中输出低电平0的一个输出端，其它输出为高电平1。本讲稿第二十页，共三十八页逻辑函数逻辑函数FABBCAC 的最小项为：的最小项为：用74LS138还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式

16、时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。利用利用74LS138实现逻辑函数实现逻辑函数FABBCAC Fm(1,2,3,4,5,6)构成的逻辑电路图74LS138译码器可实现逻辑函数CB“1”A74LS13874LS138&F FA ABCBC0001011110111111本讲稿第二十一页，共三十八页2 显示译码器 用来驱动各种显示器件，把用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观显示出来的电路称为显示译码器显示译码器。数码显示管是常用的显示器件之一。数码管产品外形图1)数码显示器常用的数码显示管有半导体发光二极管构成的LEDL

17、ED和液晶数码管LCDLCD两类。数码管是用某些特殊的半导体材料分段式封装而成的显示译码器常见器件。半导体LED数码管的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光。本讲稿第二十二页，共三十八页 单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体LEDLED数码管，其管脚排列如图所示。LEDLED数码管将十进制数码分成七段，每一段都是一个发光二极管，七个发光二极管有共阴极和共阳极两种接法。前者某一段接高电平时发光，后者某一段接低电平时发光。管脚排列图 a b c d a e f g h g e d cbf共阴极七段LEDLED管a b

18、c d e f g h+UCC a b c d e f g h 共阳极七段LEDLED管本讲稿第二十三页，共三十八页 半导体数码管在使用时每个管要串联约100的限流电阻。常用的共阴极数码显示器真值表如下：本讲稿第二十四页，共三十八页CC4511CC45111 2 3 4 5 6 7 816 15 14 13 12 11 10 9BI 图 示 为 集 成 显 示 译 码 器CC4511的 管 脚 排 列 图。其 中A3A0为输入端；ag为输出端，还有电源端和“地”端；其余为控制端。正常工作状态下，LT、BI需接高电平，LE锁定端应始终接低电平，均处无效态，在数据输入端A3、A2、A1、A0输入一

19、组8421BCD码，在输出即可得到一组7位的二进制代码，代码组送入数码管，就可以显示与输入相对应的十进制数。2)BCD七段译码器 七段显示译码器是用来与数码管相配合、把二进制BCD码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有：74LS48、CC4511等。本讲稿第二十五页，共三十八页CC4511 七段显示译码器功能真值表七段显示译码器功能真值表本讲稿第二十六页，共三十八页8.3.1 数据选择器数据选择器 在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为多路选择器。多路选择器可实现将数据源传来的数据分配到不同通道上，因此它类似于一个单刀多掷开关，如图

20、所示。数据选择器根据地址选择信号，从而将输入数据分配到相应的通道上。A1A0D3D2D1D0Y Y8.3 数据选择器数据选择器本讲稿第二十七页，共三十八页 集成多路数据选择器的规格很多，常用的型号有74LS151、CT4138八选一选择器，74LS153、CT1153双四选一等。集成多路选择器74LS153中，D0D3是输入的四路信号；A0、A1是地址选择控制端；S是选通控制端；Y是输出端。输出端Y可以是四路输入数据中的任意一路。集成数据选择器集成数据选择器本讲稿第二十八页，共三十八页 选通控制端S为低电平有效，即 时芯片被选中，处于工作状态；时芯片被禁止，输出 。A0A1D3D2D1D0Y

21、Y 在选通状态下，地址控制端A1A0=00时，D0被选通，Y=D0 在选通状态下，地址控制端A1A0=01时，D1被选通，Y=D1 在选通状态下，地址控制端A1A0=10时，D2被选通，Y=D2 在选通状态下，地址控制端A1A0=11时，D3被选通，Y=D3 集成多路选择器的管脚排列图及功能真值表均可在电子手册上查到，关键是要看懂功能真值表，理解其逻辑功能，正确选用型号。本讲稿第二十九页，共三十八页 与多路数据选择器相反，有时需要把一条通道上的数字信息分别送到不同的数据通道上，完成这一功能的芯片称为多路数据分配器。8.3.2 多路分配器多路分配器多路分配器的示意图多路分配器的示意图多路分配器可

22、以直接用译码器来实现，或看做是译码器的一种应用。多路分配器和多路选择器配合可用于数据传输。本讲稿第三十页，共三十八页1、半半加加器器8.4.1 加法器加法器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器半加器半加器半加器。加数加数本位本位的和的和向高向高位的位的进位进位8.4 加法器和加法器和数值比较器数值比较器本讲稿第三十一页，共三十八页2、全加器、全加器 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求和及进位的逻辑电路称为全加器全加器全加器全加器。Ai、Bi：加数，：加数，Ci-1：低位来的进位，低位来的进位，Si：本位的和，：本位的和，C

23、i：向高位的进位。：向高位的进位。本讲稿第三十二页，共三十八页3、多位加法器、多位加法器构成构成构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度不高。实现多位二进制数相加的电路称为多位多位加法器加法器加法器加法器。本讲稿第三十三页，共三十八页8.4.1 一位数值比较器数值比较器 在数字系统中，特别是在计算机中都需具有运算功能，而比较两个数A和B的大小就是一种简单的运算。根据比较的结果决定下一步的操作。具有这种功能的电路称为数值比较器。当对两个一位二进制数A和B进行比较时，数值比较器的比较结果有三种情况

24、，AB、AB和AB。其比较关系见下表：ABYAB00010011001000111010显然，YAB=AB。8.4 数值比较器数值比较器本讲稿第三十四页，共三十八页据上述关系式可画出一位数值比较器的逻辑电路图如下:8.4.2 四位数值比较器 A3A0、B3B0是相比较的两组4位二进制输入。本讲稿第三十五页，共三十八页10 7 2 15 11 9 1 14 4 6 5 A3A0A1A2B3B0B1B2YAB74LS8574LS85IAB相比较的两组二进制数的输入端片扩展端，即级联输入端 比较结果输出端 两个多位数相比较时，应从高位到低位逐位比较。如果最高位不相等，则可立即判断两个数值的大小；如果

25、最高位相等，则需比较次高位，依此类推，直到最低位。优先级 IAB 的优先级最低。比较器原理比较器原理本讲稿第三十六页，共三十八页 四位数字比较器逻辑功能表本讲稿第三十七页，共三十八页编码器在数字电路中的编码器在数字电路中的作用是什么？编码器的作用是什么？编码器的输入是二进制数还是特输入是二进制数还是特定信息？定信息？3线线-8线编码器线编码器的输入有几个？的输入有几个？数据选择器的输出数据选择器的输出端端Y由电路中的什么由电路中的什么信号来控制？信号来控制？何谓译码器？译码何谓译码器？译码器的输入和输出哪器的输入和输出哪个是二进制数？哪个是二进制数？哪个是特定信息？个是特定信息？用用74LS8574LS85比较比较2 2个三位二个三位二进制数时，各输入端如何进制数时，各输入端如何连接？连接？构成组合逻辑电路的基本构成组合逻辑电路的基本单元是什么？三变量有几单元是什么？三变量有几个最小项？由最小项构成个最小项？由最小项构成的方块图称为什么？的方块图称为什么？本讲稿第三十八页，共三十八页