【教学课件】第三章FPGA结构与配置.ppt

《【教学课件】第三章FPGA结构与配置.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第三章FPGA结构与配置.ppt（113页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、EDAEDA技术技术实用教程实用教程第第3章章 FPGACPLD结构与应用结构与应用K KX康芯科技康芯科技 FPGA-Field Programmable Gate Array CPLD-Complex Programmable Logic Device K KX康芯科技康芯科技3.1 3.1 概概 述述图图3-1 基本基本PLD器件的原理结构图器件的原理结构图K KX康芯科技康芯科技3.1.1 可编程逻辑器件的发展历程可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器器件件改改进进的的 PLA 器器件件GAL器器件件FPGA器器件件EPLD 器器件件CPL

2、D器器件件内嵌复杂内嵌复杂功能模块功能模块的的SoPCK KX康芯科技康芯科技3.1.2 可编程逻辑器件的分类可编程逻辑器件的分类图图3-2 按集成度按集成度(PLD)分类分类K KX康芯科技康芯科技3.2 简单简单PLD原理原理3.2.1 电路符号表示电路符号表示图图3-3 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照K KX康芯科技康芯科技3.2.1 电路符号表示电路符号表示图图3-4PLD的互补缓冲器的互补缓冲器 图图3-5 PLD的互补输入的互补输入 图图3-6 PLD中与阵列表示中与阵列表示图图3-7 PLD中或阵列的表示中或阵列的表示 图图3-8 阵列线连接

3、表示阵列线连接表示 K KX康芯科技康芯科技3.2.2 PROM图图3-9 PROM基本结构：基本结构：其逻辑函数是：其逻辑函数是：K KX康芯科技康芯科技3.2.2 PROM图图3-10 PROM的逻辑阵列结构的逻辑阵列结构逻辑函数表示：逻辑函数表示：K KX康芯科技康芯科技3.2.2 PROM图图3-11 PROM表达的表达的PLD图阵列图阵列图图3-12 用用PROM完成半加器逻辑阵列完成半加器逻辑阵列K KX康芯科技康芯科技3.2.3 PLA图3-13 PLA逻辑阵列示意图逻辑阵列示意图K KX康芯科技康芯科技3.2.3 PLA图图3-14 PLA与与 PROM的比较的比较K KX康芯

4、科技康芯科技3.2.4 PAL 图3-15PAL结构：结构：图图3-16 PAL的常用表示：的常用表示：K KX康芯科技康芯科技3.2.4 PAL图图3-17 一种一种PAL16V8的部分结构图的部分结构图3.2.5 GAL图图3-18 GAL16V8的结构图的结构图K KX康芯科技康芯科技GAL：General Array Logic Device最多有8个或项，每个或项最多有32个与项EPLDErasable Programmable Logic Device3.2.5 GALK KX康芯科技康芯科技逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V8K K

5、X康芯科技康芯科技3.2.5 GAL图图3-19寄存器输出结构寄存器输出结构图图3-20寄存器模式组合双向输出结构寄存器模式组合双向输出结构K KX康芯科技康芯科技3.2.5 GAL图图3-21 组合输出双向结构组合输出双向结构图图3-22 复合型组合输出结构复合型组合输出结构K KX康芯科技康芯科技3.2.5 GAL图图3-23 反馈输入结构反馈输入结构图图3-24输出反馈结构输出反馈结构K KX康芯科技康芯科技3.2.5 GAL图图3-25 简单模式输出结构简单模式输出结构K KX康芯科技康芯科技3.3 CPLD结构与工作原理结构与工作原理图图3-26 MAX7000系列的单个宏单元结构系

6、列的单个宏单元结构PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄 存 器旁路并行扩展项通往 I/O模块通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟QDEN来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择2K KX康芯科技康芯科技3.3 CPLD结构与工作原理结构与工作原理(1)逻辑阵列块逻辑阵列块(LAB)图图3-27-MAX7128S的的结构结构K KX康芯科技康芯科技3.3 CPLD结构与工作原理结构与工作原理(2)宏单元宏单元(3)扩展乘积项扩展乘积项图图3-28 共享扩展乘积项共享扩展乘积项结构结构K KX康芯科技康芯科技 图图3-29 并并联

7、扩展项馈联扩展项馈送方式送方式K KX康芯科技康芯科技3.3 CPLD结构与工作原理结构与工作原理(4)可编程连线阵列可编程连线阵列(5)不同的不同的LAB通过在可编程连线阵列通过在可编程连线阵列(PIA)上布线，以相互连上布线，以相互连接构成所需的逻辑。接构成所需的逻辑。图图3-30 PIA信号布线到信号布线到LAB的方式的方式K KX康芯科技康芯科技(6)I/O控制控制块块图图3-31-EPM7128S器器件的件的I/O控制控制块块K KX康芯科技康芯科技3.4 FPGA结构与工作原理结构与工作原理3.4.1 查找表查找表图图3-33 FPGA查找表单元内部结构查找表单元内部结构图图3-3

8、2 FPGA查找查找表单元：表单元：K KX康芯科技康芯科技一个一个N输入查找表输入查找表(LUT，Look Up Table)可以实现可以实现N个输入变量的任何逻辑功能，个输入变量的任何逻辑功能，如如 N输入输入“与与”、N输入输入“异或异或”等。等。输入多于输入多于N个的函数、方程必须分开用几个查找表（个的函数、方程必须分开用几个查找表（LUT）实现实现输出输出查黑查黑找盒找盒表子表子输入输入1输入输入2输入输入3输入输入4什么是查找表什么是查找表?基于查找表的结构模块基于查找表的结构模块基于查找表的结构模块基于查找表的结构模块 K KX康芯科技康芯科技0000010100000101输入

9、 A 输入 B 输入C 输入D 查找表输出16x1RAM查找表原理查找表原理多路选择器K KX康芯科技康芯科技3.4.2 FLEX10K系列器件系列器件图图3-34 FLEX 10K内部结构内部结构.IOCIOCIOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC逻辑单元逻辑单元.IOCIOC.IOCIOCIOCIOC.快速通道互连快速通道互连逻辑阵列块逻辑阵列块(LAB)IOCIOC.K KX康芯科技康芯科技连续布线和分段布线的比较连续布线连续布线=每次设计重复的可预测性和高性能每次设计重复的可预测性和高性能连续布线(Altera 基于查找表（LUT）的 FPGA)LABLE

10、K KX康芯科技康芯科技.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCFLEX 10K系列FPGA结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式嵌入式阵列块阵列块K KX康芯科技康芯科技(1)逻辑单元逻辑单元LE图图3-35 LE(LC)结构图结构图数据1Lab 控制 3LE 输出进位链级联链查找表(LUT)清 零 和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab 控制 1CLRNDQ数据2数据3数据4Lab 控制 2Lab 控制 4K KX康芯科技康芯科技(1)逻辑单元逻辑单元LE图图

11、3-36 进位链连通进位链连通LAB中的所有中的所有LE快速加法器快速加法器,比较器和计数器比较器和计数器DFF进位输入进位输入(来自上一个逻辑单元来自上一个逻辑单元)S1LE1查找表查找表LUT进位链进位链DFFS2LE2A1B1A2B2进位输出进位输出(到到 LAB中的下一个逻辑单元中的下一个逻辑单元)进位链进位链查找表查找表LUTK KX康芯科技康芯科技(1)逻辑单元逻辑单元LE图图3-37 两种不同的级联方式两种不同的级联方式“与与”级联链级联链“或或”级联链级联链LUTLUTIN 3.0IN 4.7LUTIN(4n-1).4(n-1)LUTLUTIN 3.0IN 4.7LUTIN(4

12、n-1).4(n-1)LE1LE2LEnLE1LE2LEn0.6 ns2.4 ns16位地址译码速度可达位地址译码速度可达 2.4+0.6x3=4.2 nsK KX康芯科技康芯科技(2)逻辑阵列逻辑阵列LAB是由一系列的相邻是由一系列的相邻LE构成的构成的图图3-38-FLEX10K LAB的的结构图结构图K KX康芯科技康芯科技(3)快速通道快速通道(FastTrack)(4)I/O单元与专用输入端口单元与专用输入端口图图3-39 IO单元结构图单元结构图K KX康芯科技康芯科技zEAB的大小灵活可变z通过组合EAB 可以构成更大的模块z不需要额外的逻辑单元，不引入延迟，EAB 可配置为深度

13、达2048的存储器EAB 的字长是可配置的256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8K KX康芯科技康芯科技(5)嵌入式阵列块嵌入式阵列块EAB是在输入、输出口上带有寄存器的是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式块，是由一系列的嵌入式RAM单元构成。单元构成。图图3-40 用用EAB构成不同结构构成不同结构的的RAM和和ROM 输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1 数 据 宽 度8,4,2,1地址宽度 8,9,10,11 写使能输入时钟K K

14、X康芯科技康芯科技EAB 可以用来实现乘法器 VS非流水线结构非流水线结构,使用使用35个个 LE,速度为速度为 34 MHz 流水线结构速度为流水线结构速度为100 MHz,EAB8890 MHz用用EAB实现的流水线乘法器操作速度可达实现的流水线乘法器操作速度可达 90 MHz!实例实例:4x4 乘法器乘法器+(6 LE)+(6 LE)+(7 LE)8LELELELELELELELELELELELELELELELEK KX康芯科技康芯科技存储器容量存储器容量(单位单位:Bit)典型可用门典型可用门EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEP

15、F10K70EPF10K100/AEPF10K130VEPF10K250AK KX康芯科技康芯科技管芯尺寸比较AlteraEPF10K100A相对管芯尺寸：1.00.35 工艺4,992个逻辑单元(LE)12 个EABXilinxXC4062XL相对管芯尺寸：1.910.35 工艺相当于4,608个逻辑单元(LE)*没有EABAlteraEPF10K100E相对管芯尺寸：0.60.25 工艺4,992个逻辑单元(LE)12 个EAB*1个 CLB 相当于 2 两个LEK KX康芯科技康芯科技工艺改进促使供电电压降低5.0 V3.3 V2.5 V1.8 V崩溃电压崩溃电压供电电压供电电压K KX

16、康芯科技康芯科技FPGA/CPLD多电压兼容系统内核电压 3.3V、2.5V或 1.8V 接受 2.5V、3.3V 或 者 5.0V 输 入输 出 电 位标准 VccioK KX康芯科技康芯科技资料来源：美国Altera公司5.0 V3.3 V2.5 V1.8 V初始设计百分比初始设计百分比FPGA/CPLD不同芯核电压器件流行趋势 K KX康芯科技康芯科技4、FPGA/CPLD生产商 ALTERAFPGA：FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：E

17、P1系列 EP1S30、EP1S120CPLD：MAX7000/S/A/B系列：EPM7128S MAX9000/A系列FPGA：XC3000系列，XC4000系列，XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD：XC9500系列：XC95108、XC95256XILINXK KX康芯科技康芯科技LATTICEVANTIS（AMD）ispLSI系列：系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、ispLSI1032E、ispLSI3256A MACH系列系列 ispPAC系列：系列：其他其他PLD公司：公司

18、：ACTEL公司：公司：ACT1/2/3、40MXATMEL公司：公司：ATF1500AS系列、系列、40MXCYPRESS公司公司QUIKLOGIC公司公司 CPLD SO MUCH IC！FPGA CPLD4、FPGA/CPLD生产商 K KX康芯科技康芯科技ALTERA FPGA：FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120 CYCLONE系列：EP1C20 EXCALIBUR系列：CPLD：MAX7000/

19、S/A/B系列：EPM7128S MAX9000/A系列 MAX3000系列K KX康芯科技康芯科技3.5 FPGA/CPLD测试技术测试技术3.5.1 内部逻辑测试内部逻辑测试3.5.2 JTAG边界扫描测试边界扫描测试图图3-41 边界扫描电路结构边界扫描电路结构K KX康芯科技康芯科技3.5.2 JTAG边界扫描测试边界扫描测试表表3-1 边界扫描边界扫描IO引脚功能引脚功能K KX康芯科技康芯科技图图3-42 边边界扫描数界扫描数据移位方据移位方式式3.5.2 JTAG边界扫描测试边界扫描测试K KX康芯科技康芯科技图图3-43 JTAG BST 系统内系统内部结构部结构K KX康芯科

20、技康芯科技图图3-44 JTAG BST系统与与系统与与FLEX器件关联结构图器件关联结构图K KX康芯科技康芯科技图图3-45 JTAG BST选择命令模式时序选择命令模式时序TAP控制器的命令模式有：控制器的命令模式有：SAMPLEPRELOAD指令模式指令模式EXTEST指令模式指令模式BYPASS指令模式指令模式IDCODE指令模式指令模式USERCODE指令模式指令模式K KX康芯科技康芯科技3.6 FPGA/CPLD产品概述产品概述3.6.1 Lattice公司公司CPLD器件系列器件系列1.ispLSI器器件系列件系列ispLSI1000E系列系列ispLSI2000E/2000

21、VL/200VE系列系列ispLSI5000V系列系列ispLSI 8000/8000V系列系列2.ispLSI器件的结构与特点器件的结构与特点:采用采用UltraMOS工艺。工艺。系统可编程功能。系统可编程功能。边界扫描测试功能。边界扫描测试功能。加密功能。加密功能。短路保护功能。短路保护功能。K KX康芯科技康芯科技3.6.2 Xilinx公司的公司的FPGA和和CPLD器件系列器件系列1.Virtex E系列系列FPGA2.Spartan器件系列器件系列3.XC9500系列系列CPLD4.Xilinx FPGA配置器件配置器件SPROM5.Xilinx的的IP核核K KX康芯科技康芯科技

22、3.6.3 Altera公司公司FPGA和和CPLD器件系列器件系列1.Stratix 系列系列FPGA2.APEX系列系列FPGA3.ACEX系列系列FPGA4.FLEX系列系列FPGA5.MAX系列系列CPLD6.Altera宏功能块及宏功能块及IP核核K KX康芯科技康芯科技3.6.4 Altera公司的公司的FPGA配置方式与器件系列配置方式与器件系列表表3-2 Altera FPGA常用配置器件常用配置器件K KX康芯科技康芯科技3.7 CPLD和和FPGA的编程与配置的编程与配置图图3-46 10芯下载口芯下载口表表3-3 图图3-46 接口各引脚信号名称接口各引脚信号名称K KX

23、康芯科技康芯科技 FPGA与与CPLD的的配置与编程方案配置与编程方案K KX康芯科技康芯科技 CPLD的编程方案的编程方案PC机JTAG编程端口CPLDPC机isp编程端口CPLD编程适配电路编程适配电路JTAG编程信号：TCK、TDO、TMS、TDIK KX康芯科技康芯科技CPLDisp-IN-SYSTEM-PROGRAMMERBALELATTICE 的isp下载方式 K KX康芯科技康芯科技ISP功能提高设计和应用的灵活性功能提高设计和应用的灵活性n减少对器减少对器件的触摸件的触摸和损伤和损伤n不计较器不计较器件的封装件的封装形式形式n允许一般的允许一般的存储存储n样机制造方样机制造方便

24、便n支持生产和支持生产和测试流程中测试流程中的修改的修改n允许现场硬允许现场硬件升级件升级n迅速方便地迅速方便地提升功能提升功能未编程前先焊未编程前先焊接安装接安装系统内编程系统内编程-ISP在系统现场重在系统现场重编程修改编程修改K KX康芯科技康芯科技此接口既可作编此接口既可作编程下载口，也可作程下载口，也可作JTAG接口接口 ALTERA 的 ByteBlaster（MV）下载接口K KX康芯科技康芯科技 FPGA的配置方案的配置方案K KX康芯科技康芯科技FPGA的3种常用的 标准下载配置模式1、Passive Serial Mode3、JTAG Mode2、Active Serial

25、 ModeK KX康芯科技康芯科技 FPGA配置配置JTAG配置端口FPGAPS配置端口PC机配置适配电路配置器件或配置电路AS配置端口专用FLASH配置器件K KX康芯科技康芯科技3.7.1 CPLD的的JTAG方式编程方式编程图图3-47 CPLD编程下载连接图编程下载连接图TCK、TDO、TMS、TDI为为CPLD的的JTAG口口对CPLD编程K KX康芯科技康芯科技图图3-48 多多CPLD芯片芯片ISP编程连接方式编程连接方式3.7.1 CPLD的的ISP方式编程方式编程K KX康芯科技康芯科技3.7.2 使用使用PC并行口配置并行口配置FPGA图图3-49 FLEX10K PS模式

26、配置时序模式配置时序 K KX康芯科技康芯科技图图3-50 多多FPGA芯片配芯片配置电路置电路K KX康芯科技康芯科技 FLEX、ACEX、APEX等系列 FPGA器件配置连线图 注意：1、不要忘了将多片配 置 控制信号nCE 引 脚接地！2、作为PS配置模式，不要忘了将配置模式 控制信号脚MSEL1和 MSEL0都接地！FLEX、ACEX、APEX系列系列FPGA 配置电路配置电路 FPGA Passive Serial Configuration 被动串行配置模式被动串行配置模式10针标准配置/下载接口通过配置电路后与PC机的并行接口相接对FPGA配置方案方案1:1:PSPS端口直接配置

27、端口直接配置K KX康芯科技康芯科技主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件配置器件插座插座K KX康芯科技康芯科技图图3-51 FPGA使用使用EPC配置器件的配置时序配置器件的配置时序 3.7.3 用专用配置器件配置用专用配置器件配置FPGAK KX康芯科技康芯科技图图3-52 FPGA的配置电路原理图的配置电路原理图OTP配置器件配置器件：EPC1441、EPC1、EPC1213等等 方案方案2:2:PSPS端口端口OTPOTP专用器件配置专用器件配置缺点缺点：1 1、芯片价格高。、芯片价格高。2 2、只能一次编程。、只能一次编程。3 3、可配置的

28、、可配置的FPGAFPGA规模小，不能用于规模小，不能用于SOPCSOPC系统配置。系统配置。4 4、无法用于实时多任务重配置、无法用于实时多任务重配置K KX康芯科技康芯科技 FPGA的OTP配置器件 使用方法K KX康芯科技康芯科技选择Global Project Device项 编译前选择配置器件编译前选择配置器件注意，被编译文件的工程名为“DAC”，因此，其配置文件名应该为“DAC.POF”K KX康芯科技康芯科技对于低芯核电压FPGA（如EP1K30），需选择此项，电路中的配置芯片应该接3.3V工作电压。选择配置芯片的型号为EPC1PC8选择PS模式K KX康芯科技康芯科技 编编 译

29、！译！K KX康芯科技康芯科技选择配置器件生产商 打开通用编程器编程窗打开通用编程器编程窗选择器件类型选择器件型号K KX康芯科技康芯科技器件接插方式进入工程文件夹，选择编程文件选择编程文件双击编程文件后，进入“File type”窗，选择文件类型为“POF”：Programming Output FileK KX康芯科技康芯科技编程缓冲器中的DAC.POF文件码注意文件芯片型号是否对！打开编程窗口编程窗K KX康芯科技康芯科技开始编程K KX康芯科技康芯科技将编程完毕的配置器件插在相应的电路系统上K KX康芯科技康芯科技3.7.4 用专用配置器件配置用专用配置器件配置FPGA图图3-53 E

30、PC2配置配置FPGA的电路原理图的电路原理图EPC2可以多次重复编可以多次重复编程，且是程，且是isp方式编程方式编程外部上拉电阻1K X 5K KX康芯科技康芯科技 DCLK nCSnINIT_CONF OE DATA PC机FPGAEPC2EPC2配置芯片配置芯片配置电路和JTAG编程端口DCLKCONF_DONEnCONFIGnSTATUSDATA0TCKTMSTDOTDITCKTMSTDOTDI配置配置 编程编程利用利用FLASH结构的结构的EPC2为为FPGA作配置作配置方案方案3:3:PSPS端口端口E E平方专用器件配置平方专用器件配置缺点缺点：1 1、芯片价格高。、芯片价格高

31、。2 2、可多次编程次数少。、可多次编程次数少。3 3、无法用于实时多任务重配置、无法用于实时多任务重配置K KX康芯科技康芯科技 FPGA的ispFLASH配置器件 EPC2/4/8/16使用方法K KX康芯科技康芯科技如果没有使用外部上拉电阻，则必须选择此项选择配置器件型号：EPC2LC20K KX康芯科技康芯科技 编编 译！译！K KX康芯科技康芯科技编程前，首先打开编程器窗口然后用鼠标双击此文件名于是弹出编程文件选择窗双击此编程文件名：DAC.POF这是对FPGA的配置文件K KX康芯科技康芯科技对EPC2编程文件名编程器件名开始编程K KX康芯科技康芯科技EPC2器件EPC2的编程口

32、K KX康芯科技康芯科技方案方案4:4:ASAS端口端口FLASHFLASH专用器件配置专用器件配置 PC机Cyclone系列 FPGAEPCSXEPCSX配置芯片配置芯片ByteBlasterII配置电路配置配置 编程编程ASAS配配置端置端口口ByteBlaster(MV)配置电路ByteBlasterII配置电路POFPOF硬件购建配硬件购建配置文件置文件NiosNios工作软件工作软件Nios嵌入式系统缺点缺点：1 1、只适合于、只适合于CycloneCyclone系列器件系列器件2 2、无法用于实时多任务重配置、无法用于实时多任务重配置K KX康芯科技康芯科技FPGA普通单片机普通单

33、片机EPROM或串行E平方ROMPS配置端口DCLKCONF_DONEnCONFIGnSTATUSDATA0方案方案5:5:PSPS端口单片机软件方式配置端口单片机软件方式配置单片机I/O端口单片机软件配置方案单片机软件配置方案缺点缺点：1 1、配置过程中易受干扰，可靠性低，不能用于可靠性要求高的领域。、配置过程中易受干扰，可靠性低，不能用于可靠性要求高的领域。2 2、配置速度慢，不能用于反应速度要求高的领域。、配置速度慢，不能用于反应速度要求高的领域。3 3、可配置的、可配置的FPGAFPGA规模小，无法用于大于规模小，无法用于大于1010K30K30乃至乃至SOPCSOPC领域的器件配置。

34、领域的器件配置。4 4、电路面积比较大、电路面积比较大5 5、实验模式不规范、实验模式不规范K KX康芯科技康芯科技单片机产生配置时序、读取EPROM中的配置数据EPROM中放置多个不同功能的配置文件对FPGA进行配置K KX康芯科技康芯科技3.7.4 使用单片机配置使用单片机配置FPGA图图3-54 MCU用用PPS模式配置模式配置FPGA电路电路K KX康芯科技康芯科技图图3-55 单片机使用单片机使用PPS模式配置时序模式配置时序K KX康芯科技康芯科技图图3-56 用用89C52进行配置进行配置K KX康芯科技康芯科技各种规模的FPGAASIC/CPLDASIC/CPLD大容量EPRO

35、MPS配置端口DCLKCONF_DONEnCONFIGnSTATUSDATA0方案方案6:6:PSPS端口端口ASIC/CPLDASIC/CPLD硬件高速配置方案硬件高速配置方案I/O端口缺点缺点：1 1、电路面积比较大、电路面积比较大K KX康芯科技康芯科技PC机选择机选择JTAG下载模式下载模式掉电配置选择掉电配置选择PS下载模式下载模式掉电保护配置复位掉电保护配置复位40MHz配置时钟源配置时钟源掉电保护配置器件掉电保护配置器件配置文件配置文件ROM配置成功指示配置成功指示K KX康芯科技康芯科技FPGA的配置和重配置的配置和重配置 （RECONFIGURATION）K KX康芯科技康芯

36、科技PC机FPGA应用电路系统应用电路系统CPU/CPLDCPU/CPLD 大容量大容量ROM/EPROM/ROM/EPROM/FLASHFLASH芯片芯片FPGA应用电路系统应用电路系统CPU/CPLDCPU/CPLD RAMRAM方案1方案21 1、通用编程器、通用编程器2 2、通用仿真器、通用仿真器3 3、虚拟仪表、虚拟仪表 K KX康芯科技康芯科技1、ALTERA公司：Byteblaster(MV)2、ALTERA公司：Byteblaster II普通下载器SOPC开发下载器3、LATTICE公司：isp编程器4、LATTICE公司：JTAG编程器5、XILINX公司：isp编程器6、

37、XILINX公司：JTAG编程器7、VANTIS公司：JTAG编程器8、ATMEL公司：isp编程器 康芯公司GW48系列EDA/SOPC开发系统通用编程配置电路含多模式集成编程下载电路模块K KX康芯科技康芯科技通用编程配置电路通用编程配置电路K KX康芯科技康芯科技通过EDA工具中的LPM模块调用如LPM_ROM，LPM_FIFO等FPGA中的硬件EAB/ESB硬核硬核IPIP或嵌入式硬件模块（如或嵌入式硬件模块（如EABEAB）调用图示调用图示通过LPM编辑器或直接编辑设计（调用），以及参数设定LPM模块的相关底层文件（或元件）顶层系统调用K KX康芯科技康芯科技产生HARDCOPY文件

38、ASIC无缝转化ALTERA ALTERA HARDCOPYHARDCOPY ASIC ASIC设计流程设计流程FPGA硬件系统测试仿真ASIC顶层设计STRATIX系列FPGAK KX康芯科技康芯科技规范的配置方案规范的配置方案JTAG端口FPGAPS配置端口PC机配置适配电路配置器件或配置电路FPGAPS配置端口PC机配置适配电路配置器件或配置电路不规范的配置方案不规范的配置方案K KX康芯科技康芯科技 3种种EDA实验系统设计方案实验系统设计方案1、全开方手工接线方案3、重配置电子切换方案2、全闭合机械切换方案K KX康芯科技康芯科技1、全开方手工接线方案EDAEDA实验系统实验系统键控

39、与时钟等输入信号键控与时钟等输入信号插孔插孔 发光管、数码管、点阵等输出显示器件发光管、数码管、点阵等输出显示器件插孔插孔各种接口器件各种接口器件插孔插孔。器件如。器件如ROMROM、RAMRAM、A/DA/D、D/AD/A、面包板面包板等等RS232RS232、PS/2PS/2、VGAVGA、并行口等并行口等接插口接插口插孔插孔K KX康芯科技康芯科技EDAEDA实验系统实验系统键控与时钟等输入信号插孔键控与时钟等输入信号插孔 发光管、数码管、点阵等输出显示器件发光管、数码管、点阵等输出显示器件各种接口器件，各种接口器件，如如ROMROM、RAMRAM、A/DA/D、D/AD/A、面面包板等

40、包板等RS232RS232、PS/2PS/2、VGAVGA、并行口等并行口等2、全闭合机械切换方案部分切换开关部分切换开关K KX康芯科技康芯科技3、重配置电子切换方案K KX康芯科技康芯科技实实 验验单片机和单片机和EPROMEPROM配置配置FPGAFPGA电路设计电路设计 根根据据图3-573-57和和图3-583-58设计一一个个可可对EPF10K20配配置置的的电路路，其其中中的的配配置置文文件件存存储器器可可以以用用EPROM(如如2727C512)担担任任，配配置置控控制制器器用用EPM7128S或或8989C51来来担担任任，要要求求EPROM能能放放置置4 4个个配配置置文文件件，由由CPLD或或单片片机机通通过控控制制EPROM地地址址线的的方方式式，根根据接受命令的方式据接受命令的方式对FPGA配置不同的配置文件。配置不同的配置文件。注：本注：本实验可作可作为一个一个毕业设计项目。目。