【教学课件】第2章微处理器.ppt

《【教学课件】第2章微处理器.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第2章微处理器.ppt（75页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第2 2章章 微处理器微处理器第第2章章 微处理器微处理器21 微处理器微处理器22 8086/8088微处理器微处理器23 8086指令系统和汇编语言指令系统和汇编语言24 飞速发展飞速发展CPU第第2 2章章 微处理器微处理器本章学习目标本章学习目标 8086/8088CPU的的组成、引脚功能和工作模式。成、引脚功能和工作模式。时序基本概念。时序基本概念。微处理器的发展历程，主流微处理器的发展历程，主流CPU及其最新技术。及其最新技术。返回本章首页返回本章首页第第2 2章章 微处理器微处理器2.1 微处理器概述微处理器概述2.1.1 CPU的基本概念和组成的基本概念和组成2.1.2 CP

2、U主要技术参数主要技术参数2.1.3 CPU主流技术术语浅析主流技术术语浅析 返回本章首页返回本章首页第第2 2章章 微处理器微处理器2.1.1 CPU的基本概念和组成的基本概念和组成微处理器（微处理器（Micro Processing Unit），），即微型即微型化的中央处理器。中央处理器化的中央处理器。中央处理器CPU的英文全称是的英文全称是Central Processing Unit。早期微处理器以早期微处理器以MPU表示，以区别于大型主机的多芯片表示，以区别于大型主机的多芯片CPU。但现在但现在已经不加区分，都用已经不加区分，都用CPU表示。表示。返回本节返回本节第第2 2章章 微处

3、理器微处理器2.1.2 CPU主要技术参数主要技术参数1位、字位、字节和字和字长 2CPU外外频 3前端总线（前端总线（FSB）频率频率 4CPU主频主频4CPU主频主频 5L1和和L2 Cache的容量和速率的容量和速率 返回本节返回本节第第2 2章章 微处理器微处理器2.1.3 CPU主流技术术语浅析主流技术术语浅析 1流水流水线技技术 2超流水线和超标量技术超流水线和超标量技术 3乱序乱序执行技行技术 4分支预测和推测执行技术分支预测和推测执行技术 5指令特殊扩展技术指令特殊扩展技术 返回本节返回本节第第2 2章章 微处理器微处理器2.2 8086/8088微处理器微处理器2.2.1 8

4、086的编程结构的编程结构2.2.2 8086的工作模式和引脚功能的工作模式和引脚功能2.2.3 8086的系统组成的系统组成2.2.4 8086的总线时序的总线时序返回本章首页返回本章首页第第2 2章章 微处理器微处理器2.2.1 8086的编程结构的编程结构 1总线接口部件接口部件(BIU)2执行部件行部件EU 3“流水线流水线”结构结构 4通用寄存器的用法通用寄存器的用法 5标志寄存器志寄存器第第2 2章章 微处理器微处理器图图2-1 8086的编程结构图的编程结构图第第2 2章章 微处理器微处理器1总线接口部件接口部件(BIU)总线接口部件由下列各部分组成：总线接口部件由下列各部分组成

5、：（1）4个段地址寄存器；个段地址寄存器；CS16位的代码段寄存器；位的代码段寄存器；DS16位的数据段寄存器；位的数据段寄存器；ES16位的扩展段寄存器；位的扩展段寄存器；SS16位的堆栈段寄存器；位的堆栈段寄存器；（2）16位的指令指针寄存器位的指令指针寄存器IP；（3）20位的地址加法器；位的地址加法器；（4）6字节的指令队列缓冲器。字节的指令队列缓冲器。第第2 2章章 微处理器微处理器执执行行部部件件的的功功能能就就是是负负责责从从指指令令队队列列取取指指令令并并执执行行。从从编编程程结结构构图图可可见见，执执行行部部件件由由下下列列几几个个部部分组成：分组成：（1）4个通用寄存器，即

6、个通用寄存器，即AX、BX、CX、DX；（2）4个专用寄存器：个专用寄存器：（3）标志寄存器）标志寄存器FR；（4）算术逻辑单元算术逻辑单元ALU。2执行部件行部件EU 第第2 2章章 微处理器微处理器3“流水线流水线”结构结构 总总线线接接口口部部件件BIU和和执执行行部部件件EU并并不不是是同同步步工工作作的，两者的动作管理遵循如下原则：的，两者的动作管理遵循如下原则：每每当当8086的的指指令令队队列列中中有有2个个空空字字节节，BIU就就会会自自动动把把指指令令取取到到指指令令队队列列中中。而而同同时时EU从从指指令令队队列列取取出出一一条条指指令令，并并用用几几个个时时钟钟周周期期去

7、去分分析析、执执行行指指令令。当当指指令令队队列列已已满满，而而且且EU对对BIU又又无无总总线线访访问问请请求求时时，BIU便便进进入入空空闲闲状状态态。在在执执行行转转移移、调调用用和和返返回回指指令令时时，指指令令队队列列中中的的原原有有内内容容被自动清除。被自动清除。第第2 2章章 微处理器微处理器表表2-1 寄存器的隐含用法寄存器的隐含用法4通用寄存器的用法通用寄存器的用法第第2 2章章 微处理器微处理器图图2-2 标志寄存器结构图标志寄存器结构图标志寄存器（标志寄存器（Flag Register）共有共有16位，其位，其中中7位未用。标志寄存器内容如图位未用。标志寄存器内容如图2-

8、2所示：所示：（1）条件标志）条件标志（2）控制标志）控制标志 5标志寄存器志寄存器返回本节返回本节第第2 2章章 微处理器微处理器 2.2.2 8086的工作模式和引脚功能的工作模式和引脚功能1最小工作模式最小工作模式 2最大工作模式最大工作模式 38086CPU的引脚信号的引脚信号 第第2 2章章 微处理器微处理器1最小工作模式最小工作模式 由由图图2-3可可知知，在在8086的的最最小小模模式式中中，硬硬件件连连接接上上有有如下几个特点：如下几个特点：（1）MN/引引脚脚接接+5V，决决定定了了8086工工作作在在最最小小模式。模式。（2）有一片）有一片8234A，作为时钟发生器。作为时

9、钟发生器。（3）有三片）有三片8282或或74LS373，用来作为地址锁存器。用来作为地址锁存器。（4）当当系系统统中中所所连连接接的的存存储储器器和和外外设设比比较较多多时时，需需要要增增加加系系统统数数据据总总线线的的驱驱动动能能力力，这这时时，可可选选用用两两片片8286或或74LS245作为总线收发器。作为总线收发器。第第2 2章章 微处理器微处理器图图2-3 8086CPU最小模式下的典型配置最小模式下的典型配置第第2 2章章 微处理器微处理器2最大工作模式最大工作模式 由图由图2-4可知，可知，最大模式配置最大模式配置和最小模式配和最小模式配置有一个主要置有一个主要的差别：的差别：

10、最大最大模式下多了模式下多了8288总线控制总线控制器。器。图图2-4 8086CPU最大工作最大工作模式下的典型配置模式下的典型配置第第2 2章章 微处理器微处理器第第2 2章章 微处理器微处理器38086CPU的引脚信号的引脚信号8086CPU采采用用双双列列直直插插式式的的封封装装形形式式，具具有有40条条引引脚脚，见见图图2-5。它它采采用用分分时时复复用用的的地地址址/数数据据总总线线，所所以以有有一一部部分分引引脚脚具具有有双双重重功功能能，即即在在不不同同时时钟钟周周期期内内，引引脚脚的作用不同。的作用不同。图图2-5 8086的引脚信号（括号的引脚信号（括号中为最大模式下的名称

11、）中为最大模式下的名称）返回本节返回本节第第2 2章章 微处理器微处理器2.2.3 8086的系统组成的系统组成18086的存的存储体体结构构 28086存储器的分段结构存储器的分段结构 38086存储器的逻辑地址与物理存储器的逻辑地址与物理48086存储器存储器20位物理地址的形成位物理地址的形成 第第2 2章章 微处理器微处理器18086的存的存储体体结构构 表表2-3 BHE和和A0的意义的意义第第2 2章章 微处理器微处理器图图2-6 8086系统的存储结构系统的存储结构第第2 2章章 微处理器微处理器28086存储器的分段结构存储器的分段结构 8086 CPU中中有有四四个个段段寄寄

12、存存器器：CS，DS，SS和和ES，这这四四个个段段寄寄存存器器存存放放了了CPU当当前前可可以以寻寻址址的的四四个个段段的的基基值值，也也即即可可以以从从这这四四个个段段寄寄存存器器规规定定的的逻逻辑辑段段中中存存取取指指令令代代码码和和数数据据。一一旦旦这这四四个个段段寄寄存存器器的的内内容容被被设设定定，就就规规定定了了CPU当当前前可可寻寻址址的的段段，如如图图2-7所示。所示。图图2-7 当前可寻址的存储器当前可寻址的存储器段（堆栈段和附加段重叠）段（堆栈段和附加段重叠）第第2 2章章 微处理器微处理器38086存储器的逻辑地址与物理存储器的逻辑地址与物理8086 CPU中中的的每每

13、个个存存储储元元在在存存储储体体中中的的位位置置都都可可以以使使用用实实际际地地址址和和逻辑地址来表示。逻辑地址来表示。CPU访访问问存存储储器器时时，要要形形成成20位位的的物物理理地地址址，即即先先找找到到某某段段，再再找找到到该该段段内内的的偏偏移移量量。换换句句话话说说，CPU是是以以物物理理地地址址访访问问存存储储器器的的，如如图图2-8所示。所示。图图2-8 逻辑地址与物理地址的关系逻辑地址与物理地址的关系第第2 2章章 微处理器微处理器48086存储器存储器20位物理地址的形成位物理地址的形成 在在存存储储段段划划分分时时，段段内内地地址址是是连连续续的的，段段与与段段之之间间是

14、是相相互互独独立立的的。每每个个段段的的起起始始地地址址称称段段的的基基址址，段段基基址址必必须须是是能能被被16整整除除的的那那些些地地址址，即即20位位的的段段基基址址的的低低四四位位应应当当是是0000。由由于于段段起起始始地地址址的的低低四四位位为为0，所所以以可可用用20位位地地址址的的高高16位位表表示示段段的的基基址址，存存放放在在段段基基址址寄寄存存器器中中。段段基基址址寄寄存存器器共四个：共四个：CS、DS、ES、SS。返回本节返回本节第第2 2章章 微处理器微处理器2.2.4 8086的总线时序的总线时序1读周期的时序读周期的时序 2写周期的时序写周期的时序 第第2 2章章

15、 微处理器微处理器1读周期的时序（图读周期的时序（图2-9）图图2-9 8086读总线周期读总线周期第第2 2章章 微处理器微处理器一个基本的读周期一般包含如下几个状态：一个基本的读周期一般包含如下几个状态：T1状态：状态：T2状态：状态：T3状态：状态：Tw状态：状态：T4状态：状态：第第2 2章章 微处理器微处理器2写周期的时序（图写周期的时序（图2-10）图图2-10 8086写总线周期写总线周期返回本节返回本节第第2 2章章 微处理器微处理器 2.3 8086指令系统和汇编语言指令系统和汇编语言2.3.1 寻址方式寻址方式2.3.2 8086的指令系统的指令系统2.3.3 汇编语言程序

16、设计汇编语言程序设计返回本章首页返回本章首页第第2 2章章 微处理器微处理器2.3.1 寻址方式寻址方式1操作数的寻址方式操作数的寻址方式 2转移地址的移地址的寻址方式址方式第第2 2章章 微处理器微处理器1操作数的寻址方式操作数的寻址方式（1）立即寻址）立即寻址（2）寄存器寻址）寄存器寻址（3）直接寻址）直接寻址（4）寄存器间接寻址）寄存器间接寻址（5）寄存器相对寻址方式）寄存器相对寻址方式（6）基址变址寻址方式）基址变址寻址方式（7）相对基址变址寻址方式）相对基址变址寻址方式 第第2 2章章 微处理器微处理器（1）立即寻址）立即寻址 例例如如：MOV AX，1234H；十十六六进进制制数数

17、1234H送送入入AX。如图如图2-11所示。所示。第第2 2章章 微处理器微处理器（2）寄存器寻址）寄存器寻址 操操作作数数存存放放在在指指令令规规定定的的寄寄存存器器中中，对对于于16位位操操作作数数，寄寄存存器器可可以以是是AX，BX，CX，DX，SI，DL，SP或或BP；而而对对8位位操操作作数数，寄寄存存器器可可以以是是AH，AL，BH，BL，CH，CL，DH或或DL。例如：例如：MOV AX，BX；将寄存器将寄存器BX的内容送入的内容送入AX中。中。如图如图2-12所示。所示。第第2 2章章 微处理器微处理器（3）直接寻址）直接寻址 例例 如如：MOV AL，DS:2000H；将将

18、逻逻辑辑地地址址为为DS:2000单单元元内内的的字字节节送送入入AL。若若段段基基址址DS=4000H，则则段段起起始始物物理理地地址址为为4000H左左移移4位位，即即40000H，此此指指令令将将数数据据段段中中物物理理地地址址为为42000H 单单元元的的内内容容56H传传至至AL寄存器。寄存器。如图如图2-13所示。所示。第第2 2章章 微处理器微处理器（4）寄存器间接寻址）寄存器间接寻址 例例如如：MOV AX，BX；BX内内容容为为有有效效地地址址EA（偏偏移移量量）。若若DS=4000H，BX=100H，此此指指令令将将物物理理地地址址40100H 单单元元的的内内容容传传至至

19、AL寄寄存存器器（段段基基地地址址同同样样为为40000H）。）。如图如图2-14所示。所示。第第2 2章章 微处理器微处理器（5）寄存器相对寻址方式）寄存器相对寻址方式 例例 如如：MOV AL，BX+5；若若DS=6000H，BX=2000H，BX的的内内容容加加上上8位位位位移移量量05H作作为为操操作作数数的的有有效效地地址址。传传送送数数据据段段中中的的一一个个字字节节到到AL中中。如如果果使使用用BP，则则隐隐含含地地表表示示操操作作数数存存放放在在堆堆栈栈段段中中。如如图图2-15所示。所示。第第2 2章章 微处理器微处理器（6）基址变址寻址方式）基址变址寻址方式 例例如如：MO

20、V AX，BX+SI；BX的的内内容容与与SI的的内内容容之之和和作作为为操操作作数数的的有有效效地地址址。传传送送数数据据段段中中的的一一个个字字。如如图图2-16所示。所示。第第2 2章章 微处理器微处理器（7）相对基址变址寻址方式）相对基址变址寻址方式 例例如如：MOV AH，BX+DI+1234H；BX的的内内容容加加上上DI的的内内容容再再加加上上位位移移量量1234H作作为为操操作作数数的的有有效效地地址址。如如图图2-17所示。所示。第第2 2章章 微处理器微处理器2转移地址的寻址方式转移地址的寻址方式（1）段内直接寻址）段内直接寻址（2）段内间接方式）段内间接方式（3）段间直接

21、寻址）段间直接寻址（4）段间间接方式）段间间接方式 第第2 2章章 微处理器微处理器（1）段内直接寻址）段内直接寻址 段内直接寻址方式也称为相对寻址方式，转移的段内直接寻址方式也称为相对寻址方式，转移的目标地址是当前目标地址是当前IP内容和一个内容和一个8位或位或16位的位移位的位移量之和，这个位移量才是指令代码的一部分，所量之和，这个位移量才是指令代码的一部分，所以叫相对寻址。如图以叫相对寻址。如图2-18所示所示 第第2 2章章 微处理器微处理器（2）段内间接方式）段内间接方式 这这种种方方式式也也是是在在段段内内，其其转转移移的的目目标标地地址址是是寄寄存存器器或或存存储储单单元元的的内

22、内容容，即即以以寄寄存存器器或或存存储储器器单单元元内内容容来来更更新新IP的的内内容容，所所以以是是绝绝对对偏偏移移量量，注注意意和和段段内内直直接接方方式式的的相相对对偏偏移移量量的的区区别别。若若目目标标地地址址为为存存储储单单元元内内容容，则则该该存存储储单单元元本本身身可可由由上上述述与与存存储储器器操操作作数数有有关关的的任任何何寻寻址址方方式寻址，只是它里面的内容为新的式寻址，只是它里面的内容为新的IP值。如图值。如图2-19所示。所示。第第2 2章章 微处理器微处理器（3）段间直接寻址）段间直接寻址 这这种种方方式式用用于于段段间间转转移移，目目标标地地址址的的段段基基值值（C

23、S）和和偏偏移移地地址址（IP）都都是是指指令令码码的的组组成成部部分分，用来更新当前用来更新当前CS和和IP。如图如图2-20所示。所示。第第2 2章章 微处理器微处理器（4）段间间接方式）段间间接方式 这这种种方方式式同同样样用用于于段段间间转转移移，只只不不过过当当前前CS和和IP由由存存储储器器中中连连续续的的两两个个字字更更新新，低低位位地地址址的的字字更更新新IP，高高位位地地址址的的字字更更新新CS，存存放放新新IP和和CS的的存存储储单单元元地地址址由由前前述述存存储器操作数的寻址方式决定。见图储器操作数的寻址方式决定。见图2-21所示。所示。例如：例如：JMP DWORD P

24、TR INTER+BX；取取DS段段中中偏偏移为移为INTER+BX处的双字作为新的处的双字作为新的CS和和IP。返回本节返回本节第第2 2章章 微处理器微处理器2.3.2 8086的指令系统的指令系统1数据数据传送送类2算算术运算运算类3逻辑运算与移位指令运算与移位指令4字符串字符串处理理5控制控制转移指令移指令6处理器控制指令理器控制指令第第2 2章章 微处理器微处理器1数据数据传送送类（1）通用数据传送指令）通用数据传送指令这种指令共这种指令共5条，如表条，如表2-4所示。所示。（2）输入）输入/输出指令输出指令（3）目标地指传送指令）目标地指传送指令这组指令包括三条指令，如表这组指令包

25、括三条指令，如表2-5所示。所示。（4）标志位传送指令）标志位传送指令第第2 2章章 微处理器微处理器表2-4 通用数据传送指令格式第第2 2章章 微处理器微处理器表表2-5 目标地址传送指令格式目标地址传送指令格式第第2 2章章 微处理器微处理器2算术运算类算术运算类（1）加法指令）加法指令（2）减法指令）减法指令（3）乘法指令）乘法指令（4）除法指令）除法指令 第第2 2章章 微处理器微处理器3逻辑运算与移位指令逻辑运算与移位指令（1）逻辑运算指令）逻辑运算指令（2）移位与循环移位指令）移位与循环移位指令 表表2-6 逻辑运算指令格式逻辑运算指令格式第第2 2章章 微处理器微处理器4字符串

26、字符串处理理8086/8088指指令令系系统统为为文文本本处处理理提提供供了了一一组组强强有有力力的的指指令令（字字符符串串处处理理指指令令），对对一一系系列列含含有有字字母母数数字字代代码码的的字字节节（也也称称字字符符串串）进进行行处处理理，例例如如传传送送、比比较较、查查找找、插插入入、删删除除等等，字字符符串串指指令令为为这这些些处处理理提提供供了了很很大大方方便便。字字符符串串指指令令的的寻寻址址方方式式只只用用隐隐含含寻寻址址，源源串串固固定定使使用用SI，目目的的串串固固定使用定使用DI。第第2 2章章 微处理器微处理器5控制控制转移指令移指令（1）转转移移指指令令，分分为为无无

27、条条件件转转移移指指令令和和条条件件转转移指令；移指令；（2）循环指令；）循环指令；（3）过程调用与返回指令；）过程调用与返回指令；（4）中断与返回指令。）中断与返回指令。第第2 2章章 微处理器微处理器6处理器控制指令理器控制指令主主要要包包括括标标志志处处理理指指令令7条条和和其其他他处处理理器器控控制制指指令令5条。详细内容同样参见指令一览表。条。详细内容同样参见指令一览表。返回本节返回本节第第2 2章章 微处理器微处理器2.3.3 汇编语言程序设计汇编语言程序设计1汇编语言指令言指令 2汇编语言基本语法汇编语言基本语法3汇编语言程序言程序结构构 4标准准汇编语言程序框架言程序框架第第2

28、 2章章 微处理器微处理器1汇编语言指令言指令 8086汇编语言中，有多种伪指令，包括：汇编语言中，有多种伪指令，包括：数据定义伪指令；数据定义伪指令；结构定义伪指令；结构定义伪指令；记录定义伪指令；记录定义伪指令；段定义伪指令；段定义伪指令；程序终结伪指令；程序终结伪指令；过程定义伪指令；过程定义伪指令；访问外部标识符伪指令；访问外部标识符伪指令；宏操作伪指令。宏操作伪指令。第第2 2章章 微处理器微处理器2汇编语言基本语法汇编语言基本语法（1）ASM-86的字符集的字符集（2）关键字）关键字（3）语句）语句（4）表达式）表达式（5）指令性语句中的操作数）指令性语句中的操作数 第第2 2章章

29、 微处理器微处理器3汇编语言程序言程序结构构 汇汇编编语语言言源源程程序序是是由由语语句句序序列列组组成成的的，语语句句序序列列应应包括：包括：数据（程序要处理的对象）；数据（程序要处理的对象）；处理数据的实体；处理数据的实体；承上启下的记录。承上启下的记录。8086/8088 微处理器系统的存储结构是分段式访问微处理器系统的存储结构是分段式访问结构，这种结构是程序运行的基础，因此，结构，这种结构是程序运行的基础，因此，8086/8088 汇编语言程序必须具备：汇编语言程序必须具备：代码段（处理数据的对象）代码段（处理数据的对象）数据段（定义加工处理对象）数据段（定义加工处理对象）堆栈段堆栈段

30、 第第2 2章章 微处理器微处理器4标准准汇编语言程序框架言程序框架通通常常，一一个个源源程程序序都都有有大大体体相相同同的的结结构构或或框框架架，下下面面给给出出一一个个源程序的框架结构，该程序是在源程序的框架结构，该程序是在PC-DOS环境下运行的。环境下运行的。;定义堆栈段定义堆栈段STACK_SEGSEGMENTPARASTACKSTACK;定义堆栈深度与堆栈段变量定义堆栈深度与堆栈段变量STACK_SEGENDS;定义数据段定义数据段DATA_SEGSEGMENTPARAPUBLICDATA;定义变量定义变量DATA_SEGENDS第第2 2章章 微处理器微处理器;定义代码段定义代码

31、段CODE_SEGSEGMENTPARAPUBLICCODEMAINPROCFARASSUMECS:CODE_SEG,DS:DATA_SEGASSUMESS:STACK_SEGSTART:PUSHDSMOVAX,0PUSHAXMOVAX,DATA_SEGMOVDS,AX第第2 2章章 微处理器微处理器;主过程内容主过程内容RETMAINENDPPROC_APROCNEAR;子子过过程程A内内容容，A为为主主过过程程调调用用PROC_AENDP;其他过程内容其他过程内容CODE_SEGENDSENDSTART第第2 2章章 微处理器微处理器图图2-22 DOS下内存的分配示意图下内存的分配示意图

32、返回本节返回本节第第2 2章章 微处理器微处理器2.4 飞速发展的飞速发展的CPU2.4.1 辉煌的历程辉煌的历程2.4.2 潮流和未来潮流和未来返回本章首页返回本章首页第第2 2章章 微处理器微处理器2.4.1 辉煌的历程辉煌的历程1Pentium前前时代代2Pentium时代代3Pentium后后时代代返回本节返回本节第第2 2章章 微处理器微处理器2.4.2 潮流和未来潮流和未来 1奔腾奔腾4的时代的时代 2走近走近64位位CPU第第2 2章章 微处理器微处理器1奔腾奔腾4的时代的时代 2000年下半年，年下半年，Intel推出了代号推出了代号Willamette的处理器，它的处理器，它

33、是英特尔是英特尔IA-32 CPU家族中最新的成员，也是英特尔家族中最新的成员，也是英特尔P6系系列的终结者。这就是列的终结者。这就是Pentium IV（P4）。）。P4 CPU基于新基于新的的32位微结构，在许多方面超过了奔腾位微结构，在许多方面超过了奔腾/等上两代的等上两代的IA-32 CPU。NetBurst微架构是微架构是Pentinum 4处理器的基石。这里解释一处理器的基石。这里解释一下处理器的架构与微架构：处理机的架构指的是指令集、下处理器的架构与微架构：处理机的架构指的是指令集、寄存器和程序员公用的内存驻留的数据结构，它们在处寄存器和程序员公用的内存驻留的数据结构，它们在处理

34、器的发展进程中得到继承和增强。处理机的微架构指理器的发展进程中得到继承和增强。处理机的微架构指的是处理机架构在硅片上的实现。的是处理机架构在硅片上的实现。第第2 2章章 微处理器微处理器NetBurst微架构特点细节：微架构特点细节：超流水线技术：超流水线技术：执行追踪执行追踪Cache：快速执行引擎快速执行引擎REE：400MHz 系统总线：系统总线：先进的动态执行：先进的动态执行：流式流式SIMD扩充扩充2（SSE2）：）：第第2 2章章 微处理器微处理器图图2-23 Pentium IV 处理器及搭配的处理器及搭配的RDRAM内存条内存条第第2 2章章 微处理器微处理器2走近走近64位位

35、CPU64位处理器针对的主要对象是目前对位处理器针对的主要对象是目前对32位系统感位系统感觉受限制的用户。一些用来设计汽车、卫星以及觉受限制的用户。一些用来设计汽车、卫星以及一些其他的非常复杂的产品的一些其他的非常复杂的产品的MCAD软件（机械软件（机械计算机辅助设计软件）将通过计算机辅助设计软件）将通过64位系统得到不少位系统得到不少的性能提升。另外，超大规模的数据库软件也由的性能提升。另外，超大规模的数据库软件也由于于64位的大内存寻址区域而获得不少优势。可见位的大内存寻址区域而获得不少优势。可见其企业级应用是相当广泛的。其企业级应用是相当广泛的。Intel的的64位结构叫做位结构叫做IA

36、-64。目前，目前，Intel同时推同时推出了出了Pentium 4以及以及Intel第一个从第一个从IA-32到到IA-64架架构转换的产品构转换的产品Itanium。第第2 2章章 微处理器微处理器图图2-24 Intel的的64位位CPUItanium第第2 2章章 微处理器微处理器（1）IA-64架构的特点 1）更更改改现现有有工工业业标标准准体体系系，建建立立IA-64架架构构后后将将采用并行运算方式的体系；采用并行运算方式的体系；2）单单指指令令简简化化，即即每每条条指指令令执执行行的的功功能能减减少少，但执行效率变高；但执行效率变高；3）由由于于运运行行指指令令并并行行化化，并并

37、且且采采用用了了程程序序控控制制指指令令，使使分分支支预预测测更更加加准准确确，提提高高运运算算的的利利用用效效率；率；4）增增加加程程序序运运行行时时的的并并行行运运算算预预测测能能力力，使使内内存中需要的数据更容易在存中需要的数据更容易在Cache中命中；中命中；第第2 2章章 微处理器微处理器5）增增加加内内存存的的总总容容量量，扩扩展展到到2的的64次次方方，由由原原先先的的4GB内内存存扩扩展展到到惊惊人人的的180亿亿GB容容量量，并并支支持持64位位浮浮点点数数和和32位位浮浮点点数数，高高精精度度的的数数字字计计算算，提提供供高高达达82位位的的数数据宽度。据宽度。6）利利用用

38、GR Stack来来降降低低save/restore需需要要的的调调用用，减减少少寄寄存存 器器 使使 用用 数数 量量，使使 用用 的的 是是 Register Stacker Engine（RSE），使使用用全全新新的的寄寄存存器器，总总共共128个个64位位寄寄存器，其中存器，其中32个是静态的，个是静态的，96个是动态的。个是动态的。7）现现有有流流水水线线采采用用的的是是顺顺序序结结构构，一一条条运运行行结结束束后后进进行行下一条，下一条，IA-64采用并行流水线结构，提高了工作效率。采用并行流水线结构，提高了工作效率。8）高高速速运运算算功功能能，在在平平行行运运算算时时，提提供供

39、了了2倍倍于于运运算算频频率的运算速度。率的运算速度。第第2 2章章 微处理器微处理器（1）IA-64架构的特点 1）64位实地址模式；位实地址模式；2）通过寄存器前缀（）通过寄存器前缀（REX）来达到寄存器扩展；来达到寄存器扩展；3）增增加加8个个新新的的通通用用寄寄存存器器（GPRs），代代号号为为R8到到R15；4）扩展通用寄存器的宽度到扩展通用寄存器的宽度到64位；位；5）增增 加加 8个个 128位位 的的 SSE寄寄 存存 器器，标标 号号 为为 XMM8到到XMM15；6）新的新的RIP关联数据地址模式；关联数据地址模式；7）单一字节寄存器地址。）单一字节寄存器地址。第第2 2章章 微处理器微处理器表表2-7显显示示的的就就是是x86-64架架构构中中的的模模式式结结构构图图，并并标示了适用情况。标示了适用情况。返回本节返回本节第第2 2章章 微处理器微处理器THANK YOU VERY MUCH !本章到此结束，本章到此结束，谢谢您的光临！谢谢您的光临！返回本章首页返回本章首页结束放映结束放映