【教学课件】第3章逻辑门电路.ppt

《【教学课件】第3章逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第3章逻辑门电路.ppt（121页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第3 3章章 逻辑门电路逻辑门电路门电路分立元件门电路集成门电路双极型集成门（DTL、TTL）MOS集成门集成逻辑门中广泛使用的开关器件是：晶体管晶体管 场效应管场效应管 研究它们的研究它们的开关开关特性特性门电路是用以实现逻辑关系的电子电路。与门、或门、与非门、或非门、异或门等。ViVoK5VRK开开-K合合-可用二极可用二极管、三极管、三极管代替管代替一、获得高低输出电平的原理电路Vo=5v 输出高电平输出高电平Vo=0v 输出低电平输出低电平3.1 晶体管的开关特性3.1.1 概述二、高、低电平的概念 电平就是电位，在数字电路中，人们习惯于高、低电平一词来描述电位的高低。它们表示的都是

2、一定的电压范围，而不是一个固定不变的数值。高电平的电压范围：1.8-5V低电平的电压范围：0-0.8V0V5V0.8V1.8V正逻辑10负逻辑013.1.2 晶体二极管开关特性 二极管正偏与等效电路二极管正偏与等效电路+1 k10V(a)(b)RVcc0.7V+i10mA+0.7vVccR+(b)10V+0mA10V+1 k(a)二极管反偏与等效电路二极管反偏与等效电路二极管嵌位作用Vi+VpVoR当Vi为低电平时；Vo=Vi+0.7ID3.1.3 晶体三极管的开关特性1.晶体三极管的工作状态截止、放大、饱和vo RCRBVCCviiBiCb截止：发射结、集电结都反偏vi0.7viB 0iC=

3、iB饱和：发射结、集电结都正偏vi0.7viB 0iCSiBvo=vces 0.3viCS=(VCC 0.3)/RC(VCC 0.3)/RC iBiB(VCC 0.3)/RCIBSiB IBS判断三极管是否饱和的条件1.晶体三极管的工作状态RCRBVCCvivoiBiCb(a)截止：vi0.7viB 0iC=iB饱和：vi0.7viB 0iCSiBvo=vces 0.3viCS=(VCC 0.3)/RC(VCC 0.3)/RC iBiB(VCC 0.3)/RCIBSiB IBSRCRBVCCvivoiBiCb(a)例例1.在所示电路中，若VCC=5V,RC=1k,RB=30k时，试分析计算：(

4、1)当b=100，试求vi=0V和vi=3V时的输出 电压vo=?解：vi=0V时,VBE=Vi=0 V三极管截止,Vo=VCC=5Vvi=3V时,假设三极管饱和，则VCE=0.3V047.011003.05=.-=-=BSICESVCCV=CRbCSIb077.0=307.03-=-BRBESViV=Bi由于：iBIBS，满足三极管饱和条件，所以输出电压vo=0.3V(2)若b=50其余条件不变，再求vi=0V和 vi=3V 时的输出电压vo=?(VCC=5V,RC=1k,RB=30k)解：vi=0V时,VBE=Vi=0 V三极管截止,Vo=VCC=5Vvi=3V时,假设三极管饱和，则VCE

5、=0.3V0.094150=.=BSICESV=CRbCSIb5-CCV3.0077.0=307.03-=BRBESViV=Bi由于：iB IBS-=BSICESVCCV=CRbCSIb-BRBESViV=Bi时有利于三极管饱和。VCCviRBRCbRCRBVCCvivoiBiCb(a)2晶体管的动态特性 tofftonIC0VO00ViRCRBVCCvivoiBiCb(a)VCC=+5VAVoR=2.8KBCA B CVo0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000001&ABCFIILIIL=(VCC-0.7)/RIIL =(5-0.7)/2.

6、8K=1.5mA3.2基本逻辑门电路3.2.1 二极管与门电路及或门电路 1、二极管与门电路思考如下问题：思考如下问题：（1）试问IIL，IIL1，IIL2，IIL3其值各为多少？它们之间有何关系？（设VCC=5V，UIL=0V，UIH=6V）IIL3IIL2FIIL&IIL1VCC=+5VAVoR=2.8KBCIIL1IIL2IIL3IIL&将几个输入端并联使用时，总的输入低电平电流与使用单个输入端的输入低电平电流基本相等。IIL=(5-0.7)/2.8KIIL1=IIL2=IIL3=IIL/3（2）在下图中，IIH，IIH1，IIH2，IIH3其值各为多少？它们之间有何关系？（设VCC=5

7、V，UIL=0.3V，UIH=6V）。IIH3FIIHIIH2+6V&IIH1VCC=+5VAVoR=2.8KBC 将几个输入端并联使用时，总的输入高电平电流将按并联输入端的数目加倍。IIH1+6VIIH2IIH3输入高电平电流IIH：二极管反向饱和电流2、二极管或门电路 R=2.8KABCFA B CF0 1 11 0 10 0 10 0 00 1 01 0 01 1 01 1 1011111111ABCF+ABCF3.2.2.晶体三极管非门电路R1DR2AF+5V+3V三极管非门三极管非门嵌位二极管嵌位二极管0.33.71.三极管非门2.晶体三极管非门的负载能力负载就是非门输出端所接的其它

8、电路负 载 类 型灌电流负载灌电流负载拉电流负载拉电流负载负载电流流进流进非门的叫灌电流负载从非门流出流出来的叫拉电流负载ICRCRBVCCviIB(a)与门负载I灌IRC当vi为高电平时，三极管 ，vo为voVCC=+5VRCRBVCCviIB(a)R=2.8K负载电流流进流进非门的叫灌电流负载饱和低电平IRCRCRBVCCviIBIC(a)与门负载I灌IC=IRC随着负载的增加I灌增加饱和状态时应,满足IC IB而IB不变所以对I灌要有一定限制IC IB即IRC+I灌 IBI灌 IB-IRC 同时还要验证：IC=IRC+I灌ICM当vi为高电平时，三极管饱和,vo输出低电平。+I灌与门负载

9、I灌 在保证输出高电平最低值为VOHmin时所能拉出的最大电流为:I 拉RCRBviIB(a)与门负载I拉max=VCC-VOHminRC当vi为低电平时，三极管 ，vO为从非门流出流出来的叫拉电流负载+5V与门负载VO=5-RC I拉截止高电平例例2 VCC=5V，RC=1k，RB=5k，b=50,ICM=30 mA.。与门的输入低电平电流IIL=1.5 mA,输入高电平电流IIH=50mA。并保证反相器的输出高电平不低于3V。试计算：(1)当输入高电平Ui=3V时，该电路能带多少个与门负载？解：输入高电平Ui=3V时，应计算灌流负载I灌I灌max=bIB-IRCCRCCV3.0-BRiV7

10、.0-5.13.18=ILILNI灌max2.12=验算：I灌+IRC=18.3mA+4.7mA=23mA IOL(max)时，输时，输入不再是低电平。入不再是低电平。IOH及其极限及其极限IOH(max)当当IOH IOH(max)时，输时，输出不再是高电平。出不再是高电平。关于电流的技术参数关于电流的技术参数4、工作速度(平均传输延迟时间)与功耗tuiotuoo50%50%tpHLtpLH(1)平均传输时间(2)空载导通功耗:(3)截止功耗:+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止3.3.3

11、TTL集电极开路门和三态门1、集电极开路门OC门（Open Collector Gate）F=AB.CDA门B门F&VCCT4T501VCCT4T5造成不良后果：烧坏T5三极管（1）线与逻辑+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空集电极悬空T3无无T3,T4(2).集电极开路门（OC门）的电路结构+5VFR2R13kT2R3T1T5b1c1ABC应用时输出端要接一上拉负载电阻RLRLUCC&符号符号&OC门的“线与”功能F=F1F2F3RL输出级输出级UCCRLT5T5T5&UCCF1F2F3FF=F1F2F3?任一导通任一导通F=0UCCRLF1F2F3F全部截止全部截止

12、F=1F=F1F2F3?所以：所以：F=F1F2F3!UCCRLF1F2F3FRL的计算方法:&UCCF1F2F3F&IIHIIHIIHnmIRLIOHIOHIOHIRL=mIIH+n IOHUOH=VCC-IRLRL=VCC-(mIIH+n IOH)RL RLmax=VCC-UOHminmIIH+n IOH&IILIILIILnmIRLIOL&UCCF1F2F3F3.6VnIOL=IRL+m IILUOL=VCC-IRLRL RLmin=VCC-UOLmaxILM-mIIL=VCC-(ILM-mIIL)RL=VCC-(IOL-mIIL)RL例例1 已知输出管截止时的漏电流IOH=100A，I

13、LM=20mA。G3、G4、G5均为TTL与非门，它们IIL=1.5mA，IIH=40A。给定VCC=5V，要求OC门输出的高电平UOH3.0V，低电平UOL0.4V。&G3&G4&G5G1G2解：解：kk 3、OC门的应用1）实现线与F=AB+AB=AB.AB=AB.AB&ABAB&VCC&ABABF&+5V+5VFR2R13kT2R3T1T5b1c1ABCRLUCC至少一个为“低电平”时+12V2）电平转换3)OC门可以作为驱动显示器件和执行机构。VCC和RL的值要根据OC门和LED的正常工作电4)流来选择。+5VFR2R13kT2R3T1T5b1c1ARLUCCLEDVCCARLLED&

14、二、三态TTL与非门（TSL）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE-控制端控制端高电平高电平 低电平低电平 高阻抗状态高阻抗状态1截止截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE0导通导通截止截止截止截止高阻态高阻态1EN=0EN=功能表功能表高电平起作用高电平起作用惯用符号ENAB&ABFEN符号符号EN+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通导通截止截止截止截止高阻态高阻态&ABFEN符号符号低电平起作用低电平起作用高电平起作用高电平起作用EN0EN=1EN=功

15、能表功能表1EN=0EN=&ABFEN符号符号EN惯用符号ENAB惯用符号ENABE1E2E3公公用用总总线线三态门广泛应用于信号传输中，可以实现一根三态门广泛应用于信号传输中，可以实现一根导线分时轮流传送多路信号而不至于互相干扰。导线分时轮流传送多路信号而不至于互相干扰。用途用途：E1、E2、E3分时接入高电平分时接入高电平EN总总线线QPEF1A0EN1数据的双向传输传输门传输门及其逻辑符号传输门及其逻辑符号 vO/vi vi/vO CC TG C=1,C=0时，vi与vO之间称低阻状态，传输门接通。C=0,C=1时，vi与vO之间称高阻状态，传输门截止。2.3.4 TTL电路使用常识1.

16、TTL产品系列 1)74系列标准的TTL系列，PCC=10mW，tpd=9ns。2)74L系列低功耗系列，PCC=1mW，tpd=33ns。3)74H系列高速系列，PCC=22mW，tpd=6ns。4)74S系列肖特基系列，PCC=109mW，tpd=3ns。5)74LS系列低功耗肖特基系列，PCC=2mW，tpd=9ns。2、TTL门电路的开门电阻Ron和关门电阻Roff+5VFR4R2R13kT2R5R3T3T4T1T5b1c1RiUi+5VFR4R2R13kT2R5R3T3T4T1T5b1c1RiUiUi=IiRii1CCRR0.7V+-=Ri=Uoff0.8VRi=0.8KRoff关门

17、电阻RoffR Roff ，输入低电平。开门电阻Ron+5VFR4R2R13kT2R5R3T3T4T1T5b1c1RiUiUi=IiRii1CCRR0.7V+-=Ri=Uon1.8VRi=1.8KRonR Ron，输入高电平。3.TTL门电路多余输入端的处理 F=AB1)与非门的不用输入端的处理AB1悬空悬空2)或非门的不用输入端的处理F=A+B&AB&AB&AB011ABA.BA.B.1=A.B.BA.B=A+B+0A+B=A+B+BA+B=4.TTL电路带灌流负载能力强于带拉流负载能力TTL与非门IOL(max)=16mA,IOH(max)=0.4mA5V若LED 正常工作电流为10-20

18、mA&1、三极管的三种工作状态，及其特点。2、三极管非门的负载类型有哪些？最大灌电流、最大拉电流如何计算？3、TTL电路、CMOS电路。4、TTL7400系列的输入高低电平的范围、输出高低电平的范围。5、高电平躁声容限、低电平躁声容限。6、与非门的四个电流参数IIL、IIH、IOL、IOH。7、OC（开路）门、三态门、传输门的特点及应用？8、开门电阻、关门电阻？第三章 总 结1、OC门使用时应该注意什么事项？OC门有哪些应用？3、三态门有哪几个状态？有哪些应用？&ENABENAB&ABFENEN&ABFENEN4、开门电阻、关门电阻的典型值分别为多少？&AB0.2KF=1&AB2.2KF=AB

19、2.5 MOS逻辑门（逻辑门（Metal Oxide Semiconductor）以 金属氧化物半导体场效应管为基本 元件的集成门电路2.5.1 MOS晶体管 MOS管PMOS管NMOS管增强型耗尽型增强型耗尽型2.5.1 MOS晶体管 N NP-SiDGSiO2一、NMOS管结构：SNNP1、N沟道增强型增强型MOS管 当UGS=0时没有导电沟道，只有当UGS超过一定临界值（开启电压）后才形成导电沟道。2、N沟道耗尽型耗尽型MOS管 当UGS=0时就有导电沟道，当UGS超负到一定程度时（夹断电压）导电沟道消失。2.MOS管逻辑符号及转移特性：(a)N沟道增强型沟道增强型SDGB iDvGS0

20、VP(b)N沟道耗尽型沟道耗尽型 S DGBvGS0VTiD P PN-SiDGSiO2二、PMOS管结构：S1、P沟道增强型增强型MOS管 当UGS=0时没有导电沟道，只有当UGS超过一定临界值（开启电压）后才形成导电沟道。2、P沟道耗尽型耗尽型MOS管 当UGS=0时就有导电沟道，当UGS超负到一定程度时（夹断电压）导电沟道消失。SD GB iDvGS 0VT(c)P沟道增强型沟道增强型SDGB 0 VP iDvGS(d)P沟道耗尽型沟道耗尽型 N NP-SiDGSiO2S P PN-SiDGSiO2SGDSGDS接电路中的低电位接电路中的高电位 NMOS逻辑门1.NMOS反相器 vo v

21、iT1 T2 VDD高电平始终导通截止低电平高电平导通低电平2.NMOS逻辑门 NMOS与非门与非门ABF0 00 11 021 1 1110 FAT1TL T2BVDDNMOS或非门或非门 T1 T2 AFVDD TL BABF0 00 11 021 1 1000NMOS与或非门与或非门F AT1 T2BCT3 T4DVDDTL FAB CD=+3.5.3 CMOS逻辑门 1、CMOS非门 NMOS管管PMOS管管CMOS电路电路CMOS管：由一对PMOS管和NMOS管构成。由于其性能优越，应用领域十分广阔UCCSTPDTNAFui=0截止截止导通导通u=“”工作原理：工作原理：UCCSTP

22、DTNAFui=导通导通截止截止u=“”工作原理：工作原理：UCCSTPDTNAF2.CMOS与非门 CMOS与非门与非门ABF0 00 11 021 1 1110 TN2 TP2 AVDDB F TP1 TN1 TN2 TP2 TP1 TN1 A CMOS或非门或非门VDDB F3CMOS或非门ABF0 00 11 021 1 10004.CMOS三态门 高电平高电平低电平低电平高阻抗高阻抗CMOS三态门电路及逻辑符号三态门电路及逻辑符号11截止0截止高阻抗 VDD TP1TN2FATP2TN1 EN（a）1 F ENA ENCMOS三态门电路及逻辑符号三态门电路及逻辑符号 VDD TP1T

23、N2FATP2TN1 EN00导通1导通F=A5CMOS传输门 CMOS传输门及其逻辑符号传输门及其逻辑符号 vO/vi vi/vO CC TG vO/viC TNTP VDD vi/vO C3.5.4 CMOS电路使用注意事项 2.在组装调试电路时，烙铁、测量仪表、工作台面等应良好接地。操作人员的服装、手套等应选用无静电的材料制作。在通电状态下不能拆装器件或印制板，器件插入或拔出插座之前，应关闭电源。3.输入电路的静电防护。1未用输入端的处理。不允许悬空不允许悬空，闲置端一定按要求接高电平或低电平3.6 编程逻辑器件（PLD）简介 可编程逻辑器件PLD(Programmable Logic

24、Device是80年代发展起来的有划时代意义的新型逻辑器件,它是一种由用户编程以完成某种逻辑功能的器件。不同种类的PLD大多具有与、或两级结构，且具有现场可编程或在系统可编程的特点。1.简化设计简化设计 2.高性能高性能3.可靠性高可靠性高4.成本降低成本降低 3.6.1 PLD概述 1.PLD基本概念（P95）就是在设计与实现一个数字逻辑系统时，不是采用将数十片甚至几百片中小规模集成电路芯片焊接在电路板上的方法，而是借助PC机，采用强有力的开发软件，靠编程技术，在可编程逻辑器件上实现所设计的数字逻辑系统。硬连接硬连接 编程连接编程连接 断开断开 PLD的三种连线形式的三种连线形式2.PLD电

25、路的表示法（1）PLD连线方式(2)PLD输入与输出电路 1）输入缓冲器AA A 2）三态缓冲输出器 ENABCOI当EN=1：O=A当EN=0：B=I=ICABF=AB A B C2）PLD或门表示法FAC A B CFF=A+C C(3)PLD逻辑门表示法 1）PLD与门表示法 例例 1 试写出如图所示电路输出端F的逻辑表达式。A B F1234AABBAB+ABABAB00例例 2 在如图所示电路中，试写出当EN=0和EN=1时，输出端F1和F2的逻辑表达式。A B F2ENF1 G1G2=0F1F1B F1BF1+BF1ABBA例例 2 在如图所示电路中，试写出当EN=0和EN=1时，

26、输出端F1和F2的逻辑表达式。A B F2ENF1 G1G2AABB=1A F2AF2+AF2F2F23.6.2 PLD的编程工艺（一般了解）1.熔丝编程工艺P2.UVCMOS编程工艺3.E2CMOS编程工艺 现场可编程，编程在编程器进行。ISP在系统编程器件，直接在系统线路板上进行。A B C3.6.3 PLD的基本结构1.PLD的基本结构框图 输入电路与阵列或阵列输出电路输入输出输入项乘积项或 项3.按可编程部位分类的几种PLD电路(1)可编程只读存储器(PROM)电路O2I2m0m1m2m3m4m5m6m7I1I0 O1O0 实现函数:应对或阵列进行编程，如图所示。O2I2 I1 I0

27、O1O0 m0m1m2m3m4m5m6m7(2)可编程逻辑阵列PLA(Programmable Logic Array)电路 I2I1I0O0O1O2 PLA的阵列结构的阵列结构 例如，实现函数：,。化简后为 ，其编程后的逻辑图如图所示。I2I1I0O0O1O2 (3)可编程阵列逻辑PAL(Programmable Array Logic)电路PAL的阵列结构的阵列结构 I2I1I0O0O1O2 同样用PAL电路实现 ，化简后得：,编程后的逻辑图如图所示。I2I1I0O0O1O2 3.6.4 PLD的开发过程例如，用例如，用PLD实现实现 7891011121314151617 3938373

28、635343332313029 1920212223242728252618 5432144414043426 ispLSI 1016 pLSI 1016 Top view I/O3 I/O4 I/O5 I/O6 I/O8 I/O7 GND I/O9 I/O10 I/O11 I/OI/OI/OI/OI/OI/OIN3GNDI/OI/OI/OI/O18 I/O17 I/O16 IN2/MODE*Y2/SCLK VCC Y1/RESET I/O15 I/O14 I/O13 I/O12 I/O I/O I/O I/O28293031 Y1 VCC *SDI/IN0 I/O0 I/O1 I/O2 图2

29、-71 ispLSI 1016引脚图*SDO/IN 27 26 25 24 23 22 21 20 19*ispEN/NCP=AB；Q=A+B；R=AB S=AB+AB 采用当前较流行的开发软件ISP SYNARIO SYSTEM 或ISP EXPERT 采用的语言是ABEL语言ABEL语言常用逻辑运算符运算符示例说明！!AA#A#BA+B&A&BABABEL语言源文件：语言源文件：MODULE GATS “MODULE是关键字，是关键字，GATS为模块名为模块名 A,B PIN 4,5;“定义输入引脚，定义输入引脚，PIN是关键字，是关键字，A，B 为变量名，为变量名，4，5为引脚号为引脚号

30、 P,Q PIN 6,7;“定义输出引脚定义输出引脚,R,S PIN 8,9;EQUATIONS “是关键字，表示逻辑描述段是关键字，表示逻辑描述段 P=A&B;“实现实现P=AB，其中，其中&表示逻辑与表示逻辑与 Q=A#B;“实现实现Q=A+B，其中，其中#表示逻辑或表示逻辑或 R=!(A&B);“实现实现BAR=，其中，其中！表示逻辑非表示逻辑非 S=A&!B#!A&B;“实现实现ABS=；TEST_VECTORS(A,B-P,Q,R,S)“测试向量关键字测试向量关键字 0,0-.X.,.X.,.X.,.X.;.X.为任意项为任意项 0,1-.X.,.X.,.X.,.X.;1,0-.X.,.X.,.X.,.X.;1,1-.X.,.X.,.X.,.X.;END GATS “关键字，表示关键字，表示MODULE GATS结束结束 本本 章章 结结 束束