计算机组成原理白中英第3章存储系统ppt课件.ppt

《计算机组成原理白中英第3章存储系统ppt课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理白中英第3章存储系统ppt课件.ppt（99页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理任课教师：赵孟德上海电机学院1/13/20231严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。第一章第一章 计算机系统概论计算机系统概论第二章第二章 运算方法和运算器运算方法和运算器第三章第三章 存储系统存储系统第四章第四章 指令系统指令系统 第五章第五章 中央处理器中央处理器 第六章第六章 总线系统总线系统 第七章第七章 外围设备外围设备 第八章第八章 输入输出系统输入输出系统第九章第九章 并行组织并行组织目录2严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或

2、突发事件。n教材n白中英，计算机组成原理白中英，计算机组成原理网络版，科学出版网络版，科学出版社，社，20022002n参考书n石磊，计算机组成原理石磊，计算机组成原理第第2 2版版,清华大学出清华大学出版社，版社，20062006n钱晓捷，微型计算机原理及应用钱晓捷，微型计算机原理及应用,清华大学出清华大学出版社，版社，20062006n王爱英王爱英,计算机组成与结构计算机组成与结构第第3 3版版,清华大学清华大学出版社，出版社，20012001n白中英白中英 邝坚，计算机组织与结构邝坚，计算机组织与结构网络版，网络版，科学出版社，科学出版社，2003200333.1 3.1 存储器概述存储

3、器概述3.2 3.2 随机读写存储器随机读写存储器3.3 3.3 只读存储器和闪速存储器只读存储器和闪速存储器 3.4 3.4 高速存储器高速存储器3.5 3.5 cachecache存储器存储器 3.6 3.6 虚拟存储器虚拟存储器3.7 3.7 存储保护存储保护 第第3章章存储系统存储系统严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3.1 3.1 存储器概述存储器概述v存存储储器器是是计计算算机机系系统统中中的的记记忆忆设设备备，用用来来存存放程序和数据。放程序和数据。v一一个个二二进进制制代代码码位位是是存存储储器器中中

4、最最小小的的存存储储单单位，称为一个存储位或位，称为一个存储位或存储元存储元。v由由若若干干个个存存储储元元组组成成一一个个存存储储单单元元，由由许许多多存储单位组成一个存储单位组成一个存储器存储器。3.1.1 3.1.1 存储器分类存储器分类半导体存储器半导体存储器：用半导体器件组成的存储器：用半导体器件组成的存储器磁表面存储器磁表面存储器：用磁性材料做成的存储器：用磁性材料做成的存储器 按存储介质分按存储介质分 按存储方式分按存储方式分 随随机机存存储储器器：任任何何存存储储单单元元的的内内容容都都能能被被随随机机存存取取，且存取时间和存储单元的物理位置无关且存取时间和存储单元的物理位置无

5、关顺序存储器顺序存储器：只能按某种顺序来存取，存取时间和存：只能按某种顺序来存取，存取时间和存储单元的物理位置有关储单元的物理位置有关 按存储器的读写功能分：按存储器的读写功能分：ROMROM，RAMRAM 按信息的可保存性分：按信息的可保存性分：非永久记忆，永久记忆非永久记忆，永久记忆 按在计算机系统中的作用分：按在计算机系统中的作用分：主存、辅存、高速缓存、控制存储器主存、辅存、高速缓存、控制存储器计算机组成原理计算机组成原理7严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3.1.2 存储器的分级结构l寄存器寄存器微处理器内

6、部的存储单元微处理器内部的存储单元l高速缓存高速缓存（CacheCache）完全用硬件实现主存储器的速度提高完全用硬件实现主存储器的速度提高l主存储器主存储器存放当前运行程序和数据，采用半导体存储器构成存放当前运行程序和数据，采用半导体存储器构成l辅助存储器辅助存储器磁记录或光记录方式磁记录或光记录方式磁盘或光盘形式存放可读可写或只读内容磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问以外设方式连接和访问示意图示意图虚拟存储器虚拟存储器计算机组成原理计算机组成原理8严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。存储访问的

7、局部性原理l分级结构解决存储器件的容量、速度和价格矛盾分级结构解决存储器件的容量、速度和价格矛盾l出色效率来源于存储器访问的局部性原理：出色效率来源于存储器访问的局部性原理：处处理理器器访访问问存存储储器器时时，所所访访问问的的存存储储单单元元在在一一段段时时间间内都趋向于一个较小的连续区域中内都趋向于一个较小的连续区域中l空间局部空间局部：紧邻被访问单元的地方也将被访问：紧邻被访问单元的地方也将被访问l时间局部时间局部：刚被访问的单元很快将再次被访问：刚被访问的单元很快将再次被访问l程程序序运运行行过过程程中中，绝绝大大多多数数情情况况都都能能够够直直接接从从快快速速的的存存储储器器中中获获

8、取取指指令令和和读读写写数数据据；当当需需要要从从慢慢速速的的下下层层存存储储器器获获取取指指令令或或数数据据时时，每每次次都都将将一一个个程程序序段段或或一一个个较较大大数数据据块块读读入入上上层层存存储储器器，后后续续操操作作就就可可以以直直接接访问快速的上层存储器访问快速的上层存储器计算机组成原理计算机组成原理9严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3.1.3 主存储器的技术指标l存储容量存储容量主存存储容量：以字节主存存储容量：以字节B B（ByteByte）为基本单位）为基本单位半导体存储器芯片：以位半导体存储

9、器芯片：以位b b（BitBit）为基本单位）为基本单位存储容量以存储容量以2 2101010241024规律表达规律表达KBKB，MBMB，GBGB和和TBTB厂商常以厂商常以10103 310001000规律表达规律表达KBKB，MBMB，GBGB和和TBTBl存取时间（访问时间）存取时间（访问时间）发出读发出读/写命令到数据传输操作完成所经历的时间写命令到数据传输操作完成所经历的时间l存取周期存取周期两次存储器访问所允许的最小时间间隔（单位两次存储器访问所允许的最小时间间隔（单位nsns）存取周期略大于存取时间存取周期略大于存取时间l存储器带宽（数据传输速率）存储器带宽（数据传输速率）单

10、位时间里存储器所存取的信息量（单位单位时间里存储器所存取的信息量（单位 位位/秒）秒）计算机组成原理计算机组成原理10严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3.2 随机读写存储器lSRAMSRAM（静态（静态RAMRAM：Static RAMStatic RAM）以触发器为基本存储单元以触发器为基本存储单元不需要额外的刷新电路不需要额外的刷新电路速度快，但集成度低，功耗和价格较高速度快，但集成度低，功耗和价格较高lDRAMDRAM（动态（动态RAMRAM：Dynamic RAMDynamic RAM）以单个以单个MOSM

11、OS管为基本存储单元管为基本存储单元要不断进行刷新（要不断进行刷新（RefreshRefresh）操作）操作集成度高、价格低、功耗小，但速度较集成度高、价格低、功耗小，但速度较SRAMSRAM慢慢lNVRAMNVRAM（非易失（非易失RAMRAM：Non-Volatile RAMNon-Volatile RAM）带有后备电池的带有后备电池的SRAMSRAM芯片芯片断电后由电池维持供电断电后由电池维持供电计算机组成原理计算机组成原理11严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3.2.1 SRAM存储器l6 6个开关管组成一个

12、存储元，存储一位信息个开关管组成一个存储元，存储一位信息lN(=1/4/8/16/32)N(=1/4/8/16/32)个存储元组成一个存储单元个存储元组成一个存储单元l存储器芯片的大量存储单元构成存储体存储器芯片的大量存储单元构成存储体l存储器芯片结构：存储器芯片结构：存储单元数存储单元数每个存储单元的数据位数每个存储单元的数据位数 2 2M MNN芯片的存储容量芯片的存储容量lM M芯片地址线的个数芯片地址线的个数lN N数据线的个数数据线的个数举例存储结构存储结构2K816K位存储容量位存储容量11个地址引脚个地址引脚8个数据引脚个数据引脚计算机组成原理计算机组成原理12严格执行突发事件上

13、报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。SRAM的控制信号l片选片选（CS*CS*或或CE*CE*）片选有效，才可以对芯片进行读片选有效，才可以对芯片进行读/写操作写操作无效时，数据引脚呈现高阻状态，并可降低功耗无效时，数据引脚呈现高阻状态，并可降低功耗 l读控制读控制（OE*OE*）芯片被选中有效，数据输出到数据引脚芯片被选中有效，数据输出到数据引脚对应存储器读对应存储器读MEMR*MEMR*l写控制写控制（WE*WE*）芯片被选中的前提下，若有效，将数据写入芯片被选中的前提下，若有效，将数据写入对应存储器写对应存储器写MEMW*MEMW

14、*SRAM2114计算机组成原理计算机组成原理13严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器l基本存储元基本存储元66管静态管静态MOSMOS存储元存储元由两个由两个MOSMOS反相器交叉耦合而成的双稳态触发器。反相器交叉耦合而成的双稳态触发器。T T3 3、T T4 4管是负载管，管是负载管，T T1 1、T T2 2管是工作管。管是工作管。T T5 5、T T6 6、T T7 7、T T8 8为控制管或开门关。为控制管或开门关。计算机组成原理计算机组成原理14严格执行突发事件上报制度、校外活动报批制度等相

15、关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。六管SRAM存储元电路图计算机组成原理计算机组成原理15严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器基本存储元基本存储元66管静态管静态MOSMOS存储元存储元B B、存储元的工作原理、存储元的工作原理写写操操作作。如如果果要要写写入入“1”“1”，则则在在I/OI/O线线上上输输入入高高电电位位，而而在在I/OI/O线线上上输输入入低低电电位位，并并通通过过开开启启T T5 5、T T6 6、T T7 7、T T8 8四四个个晶晶体体管管，把把

16、高高、低低电电位位分分别别加加在在A A、B B点点，从从而而使使T1T1管管截截止止，使使T2T2管导通。管导通。写写“0”“0”的情况完全类似。的情况完全类似。要要同同时时打打开开T T5 5、T T6 6、T T7 7、T T8 8这这四四个个管管子子，必必须须把把X X地地址址译译码码线和线和Y Y地址移码线同时输入高电位。地址移码线同时输入高电位。计算机组成原理计算机组成原理16严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器基本存储元基本存储元66管静态管静态MOSMOS存储元存储元B B、存储元的工作

17、原理、存储元的工作原理读操作。读操作。读读操操作作时时，若若某某个个存存储储元元被被选选中中，则则该该存存储储元元的的T T5 5、T T6 6、T T7 7、T T8 8管管均均导导通通，于于是是A A、B B两两点点与与位位线线D D、D D相相连连，存存储储元元的的信信息息被被送送到到I/OI/O与与I/OI/O线线上上。I/OI/O与与I/OI/O线线接接着着一一个个差差动动读读出出放放大大器器，从从其其电电流流方方向向，可可以以判判知知所所存信息是存信息是“1”“1”还是还是“0”“0”。计算机组成原理计算机组成原理17严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及

18、时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器lRAMRAM结构与地址译码结构与地址译码字结构或单译码方式字结构或单译码方式（1 1）结构：）结构：(A)(A)存储容量存储容量=行行bb列；列；(B)(B)阵列的每一行对应一个字，有一根公用的字选择线；阵列的每一行对应一个字，有一根公用的字选择线；(C)(C)每一列对应字线中的一位，有两根公用的位线每一列对应字线中的一位，有两根公用的位线BSBS0 0 与与BSBS1 1 。(D)(D)存储器的地址不分组，只用一组地址译码器。存储器的地址不分组，只用一组地址译码器。（2 2）字字结结构构是是2 2度度存存储储器器：只只需需使使

19、用用具具有有两两个个功功能能端端的的基基本本存存储储电电路路：字字线和位线线和位线（3 3）优点：结构简单，速度快：适用于小容量）优点：结构简单，速度快：适用于小容量M M（4 4）缺点：外围电路多、成本昂贵，结构不合理结构。）缺点：外围电路多、成本昂贵，结构不合理结构。计算机组成原理计算机组成原理18严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器地址写选通b7读出写入读选通A3A2A1A0字线W15W1W0BS1BS0字结构或单译码方式的RAM16选 1地址译码器FFFFFFFFFFFFFFFFFF读写电路读写

20、电路读写电路：b1读出写入b0读出写入计算机组成原理计算机组成原理19严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器lRAMRAM结构与地址译码结构与地址译码位结构或双译码方式位结构或双译码方式 （1 1）结构：结构：(A)(A)容容量量：N N（字字）bb（位位）的的RAMRAM，把把每每个个字字的的同同一一位位组组织织在在一一个个存存储储片片上上，每每片片是是N1N1；再再把把b b 片片并并列列连连接接，组组成成一一个个NbNb的的存存储储体体，就就构成一个位结构的存储器。构成一个位结构的存储器。(B)(B

21、)在在每每一一个个N1N1存存储储片片中中，字字数数被被当当作作基基本本存存储储电电路路的的个个数数。若若把把N Nn n 个个基基本本存存储储电电路路排排列列成成N Nx x行行与与N Ny y列列的的存存储储阵阵列列，把把CPUCPU送送来来的的n n位位选选择择地地址址按按行行和和列列两两个个方方向向划划分分成成n nx x 和和n ny y 两两组组，经经行行和和列列方方 向向译译码码器器，分别选择驱动行线与列线。分别选择驱动行线与列线。(C)(C)采用双译码结构，可以减少选择线的数目。采用双译码结构，可以减少选择线的数目。（2 2）三度存储器：三个功能端）三度存储器：三个功能端 （3

22、 3）优：驱动电路节省，结构合理，适用于大容量存储器。）优：驱动电路节省，结构合理，适用于大容量存储器。计算机组成原理计算机组成原理20严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器Y1Y64X64X1A5A4A3A2A1A0位结构双译码方式的RAMX地址译码64,164,64 1,64 1,1 I/O Y地址译码A6A7A8 A9 A10 A11计算机组成原理计算机组成原理21严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器lRAM

23、RAM结构与地址译码结构与地址译码字段结构字段结构 （1 1）结构：）结构：(A)(A)存存储储容容量量W W（字字）BB（位位），WbWb：分分段段W Wp p （=W=WS S）SbSb (B)(B)字线分为两维结构：字线分为两维结构：（C C）位线有）位线有SbSb对对 （D D）双地址译码器）双地址译码器（2 2）三度结构）三度结构（3 3）优优：对对字字结结构构存存储储器器的的改改进进与与提提高高，结结构构合合理理，适适用用于于大大容量存储器。容量存储器。计算机组成原理计算机组成原理22严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行

24、为或突发事件。静态MOS存储器Sb对位/读出线An-1An1An1-1A1A0字段结构RAM段译码器，从2 n 2=S段中取1（共 n 2 位行译码器共n1 位 列 I/O 电路 存储阵列 WpSbb位 b位 段1 段2 段Sb 根数据线读/写控制线计算机组成原理计算机组成原理23严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器l用静态用静态MOSMOS存储片组成存储片组成RAMRAM 位扩展法：位扩展法：例例如如：用用8 8的的RAMRAM存存储储芯芯片片，组组成成8K88K8位位的的存存储储器器，按按8 8位位

25、m1m1的的关关系系来来确确定定位位扩扩展展所所需需要要的的芯芯片片数数。共共需需8 8片片，每每一一芯芯片片的的数数据据线线分别接到数据总线的相应位。分别接到数据总线的相应位。字扩展法：字扩展法：字字扩扩展展：字字向向扩扩展展而而位位数数不不变变，将将芯芯片片的的地地址址线线、数数据据线线、读读写写控控制制线并联，而由片选信号来区分各片地址。线并联，而由片选信号来区分各片地址。例例如如：用用16k816k8位位的的芯芯片片采采用用字字扩扩展展法法组组成成64k864k8位位的的存存储储器器：4 4个个芯芯片。片。地地址址分分配配：地地址址总总线线低低位位地地址址A A0 0A A1313与与

26、各各芯芯片片的的1414位位地地址址端端相相连连，而而高两位的地址高两位的地址A A1414、A A1515经经2 2：4 4译码器和译码器和4 4个芯片的片选端个芯片的片选端CECE相连。相连。计算机组成原理计算机组成原理24严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。静态MOS存储器l用静态用静态MOSMOS存储片组成存储片组成RAMRAMl字位同时扩展法：字位同时扩展法：一一个个存存储储器器的的容容量量假假定定为为MNMN位位，若若使使用用lklk位位的的芯芯片片（l lM,kM,kN N）需需要要在在字字向向和和位位向

27、向同同时时进进行行扩扩展展。此此时时共共需需要要（M Ml l）（N Nk k）个个存存储器芯片。储器芯片。其其中中，M Ml l表表示示把把MNMN的的空空间间分分成成（M Ml l）个个部部分分（称称为为页页或或区区），每页（每页（N Nk k）个芯片。）个芯片。地址分配：地址分配：（A A）用）用loglog2 2 l l位表示低位地址：用来选择访问页内的位表示低位地址：用来选择访问页内的l l个字个字 （B B）用用loglog2 2（M Ml l）位位表表示示高高位位地地址址：用用来来经经片片选选译译码码器器产产生生片片选信号。选信号。CPUCPU对对存存储储器器进进行行读读/写写操

28、操作作，首首先先由由地地址址总总线线给给出出地地址址信信号号，然然后后要要对对存存储储器器发发出出读读操操作作或或写写操操作作的的控控制制信信号号，最最后后在在数数据据总总线线上上进进行行信信息息交流。所以，存储器与交流。所以，存储器与CPUCPU之间，要完成之间，要完成:地址线的连接；地址线的连接；数据线的连接；数据线的连接；控制线的连接。控制线的连接。存存储储器器芯芯片片的的容容量量是是有有限限的的,为为了了满满足足实实际际存存储器的容量要求，需要对存储器进行扩展。储器的容量要求，需要对存储器进行扩展。存储器与存储器与CPUCPU连接连接 严格执行突发事件上报制度、校外活动报批制度等相关规

29、章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。8K18K1位扩展组成的位扩展组成的8K8 RAM8K8 RAM 8 7 6 5 4 3 2 8k1 中央中央处理器处理器 CPU A0 A12 D0 :D7位扩展法位扩展法：只加长每个存储单元的字长，：只加长每个存储单元的字长，而不增加存储单元的数量而不增加存储单元的数量演示演示严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。A15 A14CPU A0 A13 A13 WE D0D7 2:4译码器译码器 CE CE16K8WE CE16K8WE CE16K8WEWE

30、CE16K8WE16K816K8字扩展法组成字扩展法组成64K8 RAM64K8 RAM11100100字扩展法字扩展法：仅增加存储单元的数量，而各：仅增加存储单元的数量，而各单元的位数不变单元的位数不变演示演示严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。字位同时扩展：字位同时扩展：21142114存储芯片存储芯片1K41K4扩展成扩展成2K82K8存储器存储器 D4-D7 D3-D0 A0 A1 A9 WE CPU A10 2114CS R/W 2114CS R/W 2114CS R/W 2114CS R/W 字字位位同同时

31、时扩扩展展法法：既既增增加加存存储储单单元元的的数数量量，也也加长各单元的位数加长各单元的位数存储器系统的存储容量：存储器系统的存储容量：MN MN位位使用芯片的存储容量：使用芯片的存储容量：LKLK位位(LM(LM，KN)KN)需要存储器芯片个数：需要存储器芯片个数：(MN)/(LK)(MN)/(LK)例例：利利用用2K42K4位位的的存存储储芯芯片片，组组成成16K816K8位位的的存存储储器，共需要多少块芯片？器，共需要多少块芯片？解解：（：（16K816K8）/（2K42K4）82821616即：共需即：共需1616块芯片。块芯片。(既需要位扩展，又需要字扩展既需要位扩展，又需要字扩展

32、）又又例例：利利用用1K41K4位位的的存存储储芯芯片片，组组成成2K82K8位位的的存存储储器，共需要芯片数：器，共需要芯片数：（2K82K8）/（1K41K4）=22=4=22=4字、位同时扩展法:计计算算机机是是一一个个有有严严格格时时序序控控制制要要求求的的机机器器。与与CPUCPU连连接接时时,CPU,CPU的的控控制制信信号号与与存存储储器器的的读读、写写周周期期之之间间的的配配合问题是非常重要的。合问题是非常重要的。注意注意:读出时间与读周期是两个不同的概念。读出时间与读周期是两个不同的概念。读读出出时时间间：是是指指从从CPUCPU给给出出有有效效地地址址开开始始，到到外外部部

33、数数据总线上稳定地出现所读出的数据信息所经历的时间。据总线上稳定地出现所读出的数据信息所经历的时间。读读周周期期时时间间：则则是是指指对对存存储储片片进进行行两两次次连连续续读读操操作作时所必须间隔的时间。时所必须间隔的时间。显显然然总总有有：读读周周期期 读读出出时时间间存储器的读、写周期严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻 静态静态 RAM(2114)读读 时序时序 tAtCOtOHAtOTDtRC片选有效片选有效

34、读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的 数据维持时间数据维持时间严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。ACSWEDOUTDIN静态静态 RAM(2114)写写 时序时序 tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有效写时

35、间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间计算机组成原理计算机组成原理33严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3.2.2 DRAM 动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路在在6 6管管静静态态存存储储元元电电路路中中

36、，信信息息是是存存于于T T0 0，T T1 1管管的的栅栅极极电电容容上上，由由负负载载管管T T4 4 ，T T5 5 经经外外电电源源给给T T0 0 ，T T1 1 管管栅栅极极电电容容不不断断地地进进行行充充电电以以补补充充电电容容电电荷荷。维维持持原原有有信信息息所所需需要要的的电电荷荷量。量。由由于于MOSMOS的的栅栅极极电电阻阻很很高高，栅栅极极电电容容经经栅栅漏漏（或或栅栅源源）极极间间的的泄泄漏漏电电流流很很小小，在在一一定定的的时时间间内内（如如2ms2ms），存存储储的的信信息息电电荷荷可可以以维维持持住住。为为了了减减少少管管子子以以提提高高集集成成度度。可可以以去

37、去掉补充电荷的负载管和电源，变成掉补充电荷的负载管和电源，变成4 4管动态存储元：管动态存储元：计算机组成原理计算机组成原理34严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。动态MOS存储器预充预充VDCDCDVSVSVDDBT3C1C0T1T0T2ADBS1BS0字线选择4管动态存储电路计算机组成原理计算机组成原理35严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路写写入入操操作作：当当写写入入时

38、时，字字选选择择线线加加入入高高电电平平，打打开开T T2 2 、T T3 3 控控制制管管，将将BSBS0 0 ，BSBS1 1 上上的的信信息息存存储储在在T T0 0 、T T1 1 管管的的栅栅极极电电容容上上。当当T T2 2 、T T3 3 管管截截止止时时，靠靠T T0 0 、T T1 1 管管栅栅极极电电容容的的存存储储作作用用，在在一一定定时时间间内内，（如如2ms2ms）可可以以保保留留所写入的信息。所写入的信息。读读出出操操作作：当当读读出出时时，先先给给出出预预充充信信号号，于于是是电电源源就就向向位位线线的的寄寄生生电电容容C CD D 充充电电，使使它它们们都都达达

39、到到电电源源电电压压（C CD D V VD D ），当当字字选选择择线线使使T T2 2 、T T3 3 管管导导通通时时，存存储储的的信信息息通通过过A A、B B端端向向位位线线输输出出。若若原原存存信信息息为为1 1，则则电电容容C C1 1 上上存存有有电电荷荷，T T1 1 管管导导通通而而T T0 0 管管截截止止，因因此此，位位线线BSBS1 1 的的预预充充电电荷荷经经T T1 1 管管泄泄漏漏，位位线线BSBS1 1 有有读读出出电电流流流流过过。经经读读出出放放大大电电路路鉴鉴别别输输出出。与与此此同同时时，BSBS0 0 上上的的预预充充电电荷荷C CD D 可可以以通

40、通过过A A点点向向C C1 1 进进行行充充电电。故故读读出出过过程程也也是是刷刷新新过过程。程。再再生生操操作作：“再再生生”或或“刷刷新新”。由由于于4 4管管存存储储元元的的信信息息电电荷荷有有泄泄漏漏，电电荷荷数数不不象象6 6管管存存储储元元电电路路由由电电源源经经负负载载管管源源源源不不断断地地补补充充，时时间间一一长长就就会会丢丢失失信信息息。必必须须设设法在外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷。法在外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷。计算机组成原理计算机组成原理36严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时

41、发现、制止、汇报并处理各类违纪行为或突发事件。动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路 刷刷新新过过程程：在在字字选选择择线线上上加加一一个个脉脉冲冲就就能能实实现现自自动动刷刷新新。显显然然，只只要要定定时时给给全全部部存存储储元元电电路路执执行行一一遍遍读读操操作作，而而信信息不向外输出，那么就可以实现动态存储器的再生或刷新。息不向外输出，那么就可以实现动态存储器的再生或刷新。计算机组成原理计算机组成原理37严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。动态MOS存储器l单管动态存储元：单管动态存

42、储元：为为了了进进一一步步缩缩小小存存储储器器体体积积，提提高高集集成成度度，在在大大容容量量动动态态存存储储器器中中都都采用单管动态存储元电路。如图采用单管动态存储元电路。如图6.206.20存储元由存储元由T T1 1和和C CS S构成。构成。写写入入时时，字字选选择择线线加加高高电电平平，使使T T1 1管管导导通通，写写入入信信息息由由数数据据线线D D（位位线）存入电容线）存入电容C CS S中。中。读读出出时时，首首先先要要对对数数据据线线上上的的分分布布电电容容C CD D预预充充电电，再再加加入入字字脉脉冲冲，使使1 1管管导导通通，C CS S与与C CD D上上电电荷荷重

43、重新新分分配配以以达达到到平平衡衡。根根据据动动态态平平衡衡的的电电荷荷数数多多少少来来判判断断原原存存信信息息是是或或，因因此此，每每次次读读出出后后，存存储储内内容容就就被被破破坏坏。是是破坏性读出，必须采取措施，以便再生原存信息。破坏性读出，必须采取措施，以便再生原存信息。动动态态MOSMOS随随机机存存储储芯芯片片的的组组成成大大体体与与静静态态MOSMOS随随机机芯芯片片相相似似，由由存存储储体体和外围电路组成，但外围电路由于再生操作要复杂得多。和外围电路组成，但外围电路由于再生操作要复杂得多。计算机组成原理计算机组成原理38严格执行突发事件上报制度、校外活动报批制度等相关规章制度。

44、做到及时发现、制止、汇报并处理各类违纪行为或突发事件。动态MOS存储器DCDCST1数据线字选择线单管动态存储电路计算机组成原理计算机组成原理39严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。单管存储元电路和四管存储元电路对比 计算机组成原理计算机组成原理40严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。DRAM的刷新（Refresh）l刷新是对动态存储元不断充电的过程刷新是对动态存储元不断充电的过程lDRAMDRAM不进行刷新，存储的信息会丢失不进行刷新，存储的

45、信息会丢失lDRAMDRAM内部内部有有“读出再生放大电路读出再生放大电路”的刷新电路的刷新电路设计有仅行地址有效的刷新周期设计有仅行地址有效的刷新周期每次刷新一行存储单元每次刷新一行存储单元l存储系统的外部刷新控制电路存储系统的外部刷新控制电路将刷新行地址同时送达所有将刷新行地址同时送达所有DRAMDRAM芯片芯片所有所有DRAMDRAM芯片同时进行一行的刷新芯片同时进行一行的刷新在一定时间间隔内启动一次刷新（异步刷新）在一定时间间隔内启动一次刷新（异步刷新）每次行地址增量每次行地址增量v刷新周期刷新周期从从上上次次对对整整个个存存储储器器刷刷新新结结束束时时刻刻，到到本本次次对对整个存储器

46、完成全部刷新一遍为止的时间间隔整个存储器完成全部刷新一遍为止的时间间隔一般为一般为2ms2ms，4ms4ms或或8ms8msv刷新方式刷新方式集中式集中式分散式分散式异步式异步式刷新方式严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。3872周期周期(1936s)128周期周期(64s)4000周期周期存储系统周期存储系统周期t tc ct tc ct tc ct tc ct tc ct tc ct tc ct tc c在在刷刷新新间间隔隔内内，前前段段时时间间进进行行正正常常操操作作，不不刷刷新新；需需要刷新时，暂停读要刷新时，

47、暂停读/写周期，集中刷新整个存储器写周期，集中刷新整个存储器由由于于刷刷新新集集中中进进行行，会会造造成成芯芯片片“死死时时间间”过过长长；因因为芯片在刷新过程中，禁止了正常的读为芯片在刷新过程中，禁止了正常的读/写操作写操作严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。把把一一个个存存储储周周期期分分为为两两半半，前前半半段段时时间间用用来来读读/写写操操作或维持信息，后半段时间作为刷新操作时间作或维持信息，后半段时间作为刷新操作时间加长了系统周期，刷新过于频繁加长了系统周期，刷新过于频繁v 前前两两种种方方式式的的结结合合，

48、把把刷刷新新操操作作平平均均分分散散到到整整个个刷刷新周期（新周期（PC机采用的刷新方式）机采用的刷新方式）v 例如：将例如：将61166116芯片在芯片在2ms2ms内分散地把内分散地把128128行刷新一遍行刷新一遍20002000 s128=15.625 s128=15.625 s s 15.5 15.5 s s即每隔即每隔15.5 15.5 s s刷新一行刷新一行v 说说明明1M11M1位位(51220485122048)DRAMDRAM芯芯片片的的刷刷新新方方法法，刷新周期定为刷新周期定为8ms8ms【例2】【解】【解】逐行进行刷新逐行进行刷新512行行，每每行行2048个个存存储储

49、元元同同时时进进行行刷刷新新，整整个个芯片在芯片在8ms内进行内进行512次刷新操作次刷新操作v集中刷新集中刷新在在8ms中某个时间段，连续进行中某个时间段，连续进行512次刷新操作次刷新操作“死时间死时间”：t0=512T(T为存储器读写周期为存储器读写周期）v异步刷新异步刷新v8ms分分成成512个个时时间间段段，每每隔隔8ms51215.625s对芯片刷新一次对芯片刷新一次(一行一行)，消除长时间的，消除长时间的“死时间死时间”DRAMDRAM存存储储器器的的刷刷新新需需要要有有硬硬件件电电路路的的支支持持，包包括括刷刷新新计计数数器器、刷刷新新/访访存存裁裁决决、刷刷新新控控制制逻逻辑

50、辑等。这些控制线路形成等。这些控制线路形成DRAMDRAM控制器。控制器。存储器控制电路严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。(1)地址多路开关：刷新时需要提供刷新地址，非刷新时需提供读写地址，由多路开关进行选择。(2)刷新定时器：定时电路用来提供刷新请求。(3)刷新地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数器。(4)仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。(5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE.计算机组成原理计算