组合逻辑电路与时序逻辑电路幻灯片.ppt

《组合逻辑电路与时序逻辑电路幻灯片.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路与时序逻辑电路幻灯片.ppt（94页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、组合逻辑电路与时组合逻辑电路与时序逻辑电路序逻辑电路第1页，共94页，编辑于2022年，星期一知识目标知识目标理解组合逻辑电路的读图方法和步骤。理解组合逻辑电路的读图方法和步骤。了解典型编码、译码集成电路的引脚功了解典型编码、译码集成电路的引脚功能，会根据功能表正确使用。能，会根据功能表正确使用。了解半导体数码管的基本结构和工作了解半导体数码管的基本结构和工作原理。原理。第2页，共94页，编辑于2022年，星期一熟悉熟悉RS触发器、触发器、JK触发器、触发器、D触发器的触发器的逻辑功能。逻辑功能。了解集成移位寄存器的基本功能和应了解集成移位寄存器的基本功能和应用。用。掌握典型计数集成电路的引脚

2、功能掌握典型计数集成电路的引脚功能和应用常识。和应用常识。第3页，共94页，编辑于2022年，星期一技能目标技能目标会用编码、译码集成电路组装应用会用编码、译码集成电路组装应用电路。电路。会对会对RS触发器、触发器、JK触发器、触发器、D触发器触发器进行逻辑功能的检测。进行逻辑功能的检测。能用典型计数集成电路装配计数功能电能用典型计数集成电路装配计数功能电路。路。第4页，共94页，编辑于2022年，星期一11.1 11.1 组合逻辑电路组合逻辑电路11.2 11.2 触发器触发器11.3 11.3 时序逻辑电路时序逻辑电路11.4 11.4 技能实训技能实训第5页，共94页，编辑于2022年，

3、星期一11.1 11.1 组合逻辑电路组合逻辑电路组合逻辑电路是由与门、或门、与非门、组合逻辑电路是由与门、或门、与非门、或非门等几种逻辑电路组合而成的或非门等几种逻辑电路组合而成的第6页，共94页，编辑于2022年，星期一11.1.1组组合合逻逻辑辑电电路路的的读读图图方方法法组合逻辑电路的读图步骤一般按图组合逻辑电路的读图步骤一般按图11.2所示的方法进行。所示的方法进行。第7页，共94页，编辑于2022年，星期一图图11.2 组合逻辑电路的读图步骤组合逻辑电路的读图步骤第8页，共94页，编辑于2022年，星期一（1）根据给定的逻辑原理电路图，由输）根据给定的逻辑原理电路图，由输入到输出逐

4、级推导出输出逻辑函数表达入到输出逐级推导出输出逻辑函数表达式。式。（2）对所得到的表达式进行化简和变换，）对所得到的表达式进行化简和变换，得到最简式。得到最简式。（3）依据简化的逻辑函数表达式列出）依据简化的逻辑函数表达式列出真值表，根据真值表分析、确定电路所真值表，根据真值表分析、确定电路所完成的逻辑功能。完成的逻辑功能。第9页，共94页，编辑于2022年，星期一11.1.2编码器编码器在数字电路中，经常要把输入的各种信在数字电路中，经常要把输入的各种信号（例如十进制数、文字、符号等）转换成号（例如十进制数、文字、符号等）转换成若干位二进制码，这种转换过程称为编码。若干位二进制码，这种转换过

5、程称为编码。能够完成编码功能的组合逻辑电路称为编能够完成编码功能的组合逻辑电路称为编码器码器第10页，共94页，编辑于2022年，星期一1二进制编码器二进制编码器第11页，共94页，编辑于2022年，星期一图图11.4 3位二进制编码器示意图位二进制编码器示意图第12页，共94页，编辑于2022年，星期一图图11.5 3位二进制编码器逻辑图位二进制编码器逻辑图第13页，共94页，编辑于2022年，星期一2二二-十进制编码器十进制编码器第14页，共94页，编辑于2022年，星期一 图图11.6 二二-十进制编码器示意图十进制编码器示意图 第15页，共94页，编辑于2022年，星期一11.1.3译

6、码器译码器译码是编码的逆过程，其功能是把某种代译码是编码的逆过程，其功能是把某种代码码“翻译翻译”成一个相应的输出信号成一个相应的输出信号第16页，共94页，编辑于2022年，星期一1通用译码器通用译码器通用译码器常用的有二进制译码器、二通用译码器常用的有二进制译码器、二-十进制译码器。十进制译码器。（1）二进制译码器。）二进制译码器。现以现以74LS138集成电路为例介绍集成电路为例介绍3-8线译码线译码器。器。第17页，共94页，编辑于2022年，星期一图图11.8 2-4线译码器方框图线译码器方框图第18页，共94页，编辑于2022年，星期一图图11.9 74LS138集成译码器集成译码

7、器第19页，共94页，编辑于2022年，星期一（2）二）二-十进制译码器。十进制译码器。图图11.10所示为所示为74LS42译码器的集成电路引译码器的集成电路引脚排列图。脚排列图。第20页，共94页，编辑于2022年，星期一图图11.10 74LS42译码器引脚功能图译码器引脚功能图第21页，共94页，编辑于2022年，星期一2显示译码器显示译码器（1）数码显示器。）数码显示器。第22页，共94页，编辑于2022年，星期一图图11.11 七段数码显示器七段数码显示器第23页，共94页，编辑于2022年，星期一（2）显示译码集成电路。）显示译码集成电路。第24页，共94页，编辑于2022年，星

8、期一图图11.14 CT5449外引脚排列图外引脚排列图第25页，共94页，编辑于2022年，星期一11.2 11.2 触发器触发器在数字电路和计算机系统中，需要具在数字电路和计算机系统中，需要具有记忆和存储功能的逻辑部件，触发器就是有记忆和存储功能的逻辑部件，触发器就是组成这类逻辑部件的基本单元。组成这类逻辑部件的基本单元。第26页，共94页，编辑于2022年，星期一11.2.1基本基本RS触发器触发器1电路组成电路组成第27页，共94页，编辑于2022年，星期一图图11.17 基本基本RS触发器触发器第28页，共94页，编辑于2022年，星期一2逻辑功能逻辑功能第29页，共94页，编辑于2

9、022年，星期一第30页，共94页，编辑于2022年，星期一11.2.2同步同步RS触发器触发器在数字系统中，通常由时钟脉冲在数字系统中，通常由时钟脉冲CP来来控制触发器按一定的节拍同步动作，即在时控制触发器按一定的节拍同步动作，即在时钟脉冲到来时输入触发信号才起作用。钟脉冲到来时输入触发信号才起作用。由时钟脉冲控制的由时钟脉冲控制的RS触发器称为同步触发器称为同步RS触触发器，也称为钟控发器，也称为钟控RS触发器，时钟脉冲触发器，时钟脉冲CP通常又称为同步信号。通常又称为同步信号。第31页，共94页，编辑于2022年，星期一1电路结构电路结构第32页，共94页，编辑于2022年，星期一图图1

10、1.20 同步同步RS触发器触发器第33页，共94页，编辑于2022年，星期一2工作原理工作原理（1）无时钟脉冲作用时（）无时钟脉冲作用时（CP=0），与非），与非门门G3、G4均被封锁，均被封锁，R、S输入信号不输入信号不起作用，触发器维持原状态不变，即处起作用，触发器维持原状态不变，即处于保持状态。于保持状态。第34页，共94页，编辑于2022年，星期一（2）有时钟脉冲输入时（）有时钟脉冲输入时（CP=1），），G3、G4门打开，门打开，R、S输入信号才能分输入信号才能分别通过别通过G3、G4门加在基本门加在基本RS触发器的触发器的输入端，从而使触发器翻转。输入端，从而使触发器翻转。第35

11、页，共94页，编辑于2022年，星期一11.2.3JK触发器触发器为了避免为了避免RS触发器存在的不确定状态，触发器存在的不确定状态，在在RS触发器的基础上发展了几种不同逻辑触发器的基础上发展了几种不同逻辑功能的触发器，常用的有功能的触发器，常用的有JK、D和和T触发器，触发器，下面讨论下面讨论JK触发器。触发器。第36页，共94页，编辑于2022年，星期一1电路组成和电路符号电路组成和电路符号第37页，共94页，编辑于2022年，星期一图图11.22 JK触发器电路符号触发器电路符号第38页，共94页，编辑于2022年，星期一2逻辑功能逻辑功能JK触发器不仅可以避免不确定状态，而触发器不仅可

12、以避免不确定状态，而且增加了触发器的逻辑功能，其逻辑功能如下。且增加了触发器的逻辑功能，其逻辑功能如下。第39页，共94页，编辑于2022年，星期一（1）J=0，K=0，Qn+1=Qn，输出保，输出保持原态不变。持原态不变。（2）J=1，K=0，Qn+1=1，触发器被，触发器被置置1态。态。第40页，共94页，编辑于2022年，星期一（3）J=0，K=l，Qn+1=0，触发器被，触发器被置置0态输出。态输出。（4）J=1，K=1，每来一个，每来一个CP，触发，触发器状态就翻转一次。器状态就翻转一次。第41页，共94页，编辑于2022年，星期一3集成集成JK触发器触发器第42页，共94页，编辑于

13、2022年，星期一图图11.23 JK触发器触发器74LS76第43页，共94页，编辑于2022年，星期一11.2.4D触发器触发器D触发器只有一个信号输入端，时钟脉触发器只有一个信号输入端，时钟脉冲冲CP未到来时，输入端的信号不起任何作未到来时，输入端的信号不起任何作用；只在用；只在CP信号到来的瞬间，输出立即变信号到来的瞬间，输出立即变成与输入相同的电平，即成与输入相同的电平，即Qn+1=D。第44页，共94页，编辑于2022年，星期一1电路符号电路符号第45页，共94页，编辑于2022年，星期一图图11.24 D触发器触发器第46页，共94页，编辑于2022年，星期一2逻辑功能分析逻辑功

14、能分析当输入当输入D=1时，时，J=1，K=0，时钟脉，时钟脉冲冲CP加入后，加入后，Q端置端置1，输出端，输出端Q与输入端与输入端D状态一致。状态一致。当输入当输入D=0时，时，J=0，K=1，时钟脉，时钟脉冲冲CP加入后，加入后，Q端复端复0，也是与输入端，也是与输入端D状态状态一致，即一致，即Qn+1=D，表明输出端，表明输出端Q与输入端与输入端D状状态一致。态一致。第47页，共94页，编辑于2022年，星期一3集成集成D触发器触发器D触发器有触发器有TTL型和型和CMOS型两类。型两类。常用的常用的TTL型双型双D触发器触发器74LS74引脚功能如图引脚功能如图11.25所示，所示，C

15、MOS型双型双D触发器触发器CC4013引脚功引脚功能如图能如图11.26所示。所示。第48页，共94页，编辑于2022年，星期一 图图11.25 74LS74引脚功能引脚功能 第49页，共94页，编辑于2022年，星期一 图图11.26 CC4013引脚功能引脚功能第50页，共94页，编辑于2022年，星期一 11.3 11.3 时序逻辑电路时序逻辑电路11.3.1寄存器寄存器寄存器主要用来暂存数码和信息，在计算寄存器主要用来暂存数码和信息，在计算机系统中常常要将二进制数码暂时存放起来等机系统中常常要将二进制数码暂时存放起来等待处理，这就需要由寄存器存储参加运算的数待处理，这就需要由寄存器存

16、储参加运算的数据。据。第51页，共94页，编辑于2022年，星期一寄存器由触发器和门电路组成，一个触发寄存器由触发器和门电路组成，一个触发器只能存放一位二进制数码，存放器只能存放一位二进制数码，存放N位二进制位二进制数码就需要数码就需要N个触发器。个触发器。第52页，共94页，编辑于2022年，星期一寄存器有多种类型，按寄存器功能的不同，寄存器有多种类型，按寄存器功能的不同，可分为数码寄存器和移位寄存器；按寄存器输入、可分为数码寄存器和移位寄存器；按寄存器输入、输出方式不同，可分为并行方式和串行方式。输出方式不同，可分为并行方式和串行方式。第53页，共94页，编辑于2022年，星期一并行方式是

17、各位数码从寄存器各个触发器并行方式是各位数码从寄存器各个触发器同时输入或同时输出，如图同时输入或同时输出，如图11.33（a）所示；串）所示；串行方式是各位数码从寄存器输入端逐个输入，在行方式是各位数码从寄存器输入端逐个输入，在输出端是逐个输出，如图输出端是逐个输出，如图11.33（b）所示。）所示。第54页，共94页，编辑于2022年，星期一图图11.33 寄存器输入、输出数码的方式寄存器输入、输出数码的方式第55页，共94页，编辑于2022年，星期一1数码寄存器数码寄存器（1）电路组成。）电路组成。第56页，共94页，编辑于2022年，星期一图图11.34 4位数码寄存器位数码寄存器第57

18、页，共94页，编辑于2022年，星期一（2）工作原理。）工作原理。第第1步，寄存前先清零。步，寄存前先清零。第第2步，接收脉冲控制数据寄存。步，接收脉冲控制数据寄存。第58页，共94页，编辑于2022年，星期一2移位寄存器移位寄存器（1）电路组成。）电路组成。第59页，共94页，编辑于2022年，星期一图图11.35 4位左移寄存器位左移寄存器第60页，共94页，编辑于2022年，星期一（2）工作过程。）工作过程。第61页，共94页，编辑于2022年，星期一图图11.36 左移寄存器工作状态示意图左移寄存器工作状态示意图第62页，共94页，编辑于2022年，星期一11.3.2计数器计数器1二进

19、制计数器二进制计数器每输入一个脉冲，就进行一次加每输入一个脉冲，就进行一次加1运算的运算的计数器称为加法计数器，也称为递增计数器。计数器称为加法计数器，也称为递增计数器。第63页，共94页，编辑于2022年，星期一图图11.37 4位二进制异步递增计数器逻辑图位二进制异步递增计数器逻辑图第64页，共94页，编辑于2022年，星期一图图11.38 4位二进制递增计数器时序图位二进制递增计数器时序图第65页，共94页，编辑于2022年，星期一2十进制计数器十进制计数器（1）电路组成。）电路组成。（2）工作原理）工作原理。计数器输入计数器输入09个计数脉冲时，工作过个计数脉冲时，工作过程与程与4位二

20、进制异步加法计数器完全相同，第位二进制异步加法计数器完全相同，第9个计数脉冲后，个计数脉冲后，Q3Q2Q1Q0状态为状态为1001。第66页，共94页，编辑于2022年，星期一第第10个计数脉冲到来后，个计数脉冲到来后，Q0由由1变变0，其，其负跳变脉冲输入到负跳变脉冲输入到FF1和和FF3的输入端的输入端Cl。因因FF1的输入端的输入端J=0，所以，所以Q1仍为仍为0。第67页，共94页，编辑于2022年，星期一在在FF3的输入端的输入端J=Q2Q1=0，因而，因而FF3置置0态。态。此时计数器状态恢复为此时计数器状态恢复为0000，跳过了，跳过了10101111这这6个状态，同时个状态，同

21、时Q3输出负跳变输出负跳变进位脉冲，从而实现进位脉冲，从而实现842lBCD码十进制递增码十进制递增计数的功能。计数的功能。第68页，共94页，编辑于2022年，星期一图图11.39 异步十进制加法计数器异步十进制加法计数器第69页，共94页，编辑于2022年，星期一3集成计数器的应用集成计数器的应用（1）计数集成电路。）计数集成电路。第70页，共94页，编辑于2022年，星期一图图11.40 计数集成电路计数集成电路74LS160第71页，共94页，编辑于2022年，星期一VCC接电源正端，接电源正端，GND接地端。接地端。是清零端，将是清零端，将置于低电平，计数器置于低电平，计数器实现清零

22、。实现清零。Q0Q3为为842lBD码的码的4位数码输出端。位数码输出端。第72页，共94页，编辑于2022年，星期一D0D3为并行数据输入端，为并行数据输入端，是并行数是并行数据控制端。据控制端。为低电平，并在为低电平，并在CP脉冲到来时，输出端脉冲到来时，输出端Q0Q3与并行数据输入端与并行数据输入端D0D3状态一致。状态一致。第73页，共94页，编辑于2022年，星期一CTT、CTP是计数控制端，全为高电平时是计数控制端，全为高电平时为计数状态，若其中有一个是低电平，则处为计数状态，若其中有一个是低电平，则处于保持数据的状态。于保持数据的状态。CO是进位输出端，当计数发生溢出时，是进位输

23、出端，当计数发生溢出时，从从CO端送出正跳变进位脉冲。端送出正跳变进位脉冲。第74页，共94页，编辑于2022年，星期一（2）计数集成电路的连接。）计数集成电路的连接。第75页，共94页，编辑于2022年，星期一图图11.41 模为模为100的计数器连接图的计数器连接图第76页，共94页，编辑于2022年，星期一11.4 11.4 技能实训技能实训任务一任务一制作数码显示计数器制作数码显示计数器1实训目的实训目的（1）通过实训，熟悉计数电路、译码）通过实训，熟悉计数电路、译码电路、数码显示器外形及引脚功能。电路、数码显示器外形及引脚功能。（2）学会对十进制计数器进行安装和）学会对十进制计数器进

24、行安装和功能测试。功能测试。第77页，共94页，编辑于2022年，星期一2器材准备器材准备直流稳压电源、万用表、计数电路直流稳压电源、万用表、计数电路74LS161、译码电路译码电路74LS48、数码显示器、数码显示器BS202、数字电路、数字电路实验装置、组装工具一套。实验装置、组装工具一套。第78页，共94页，编辑于2022年，星期一3实训相关知识实训相关知识通过上网搜寻或查找图书，查阅集成电路通过上网搜寻或查找图书，查阅集成电路74LS161、74LS48的相关资料，了解其逻辑功的相关资料，了解其逻辑功能，列出功能表，并说明各引脚的作用。能，列出功能表，并说明各引脚的作用。第79页，共9

25、4页，编辑于2022年，星期一4实训内容与步骤实训内容与步骤（1）按图）按图11.45所示连接电路，注意图所示连接电路，注意图中中74LS48的的、脚和脚和74LS161的的、CTP、CTT脚脚应置于高电平。应置于高电平。第80页，共94页，编辑于2022年，星期一（2）检查电路连线无误后，）检查电路连线无误后，VCC端接上端接上+5V电源。电源。（3）在计数器的）在计数器的CP端连续输入单个脉端连续输入单个脉冲，观测数码器的显示结果，并用万用冲，观测数码器的显示结果，并用万用表对表对74LS48的的ag引脚电平进行测量，引脚电平进行测量，记录于表记录于表11.14中。中。第81页，共94页，

26、编辑于2022年，星期一图图11.45 十进制数码显示计数器十进制数码显示计数器第82页，共94页，编辑于2022年，星期一5问题讨论问题讨论（1）若将）若将74LS48的的脚置于低电脚置于低电平，对计数器的工作有何影响？平，对计数器的工作有何影响？（2）若数码显示器的）若数码显示器的a段缺画，分析故段缺画，分析故障可能原因，并说明检修方法。障可能原因，并说明检修方法。第83页，共94页，编辑于2022年，星期一1实训目的实训目的（1）认识集成移位寄存器的外形及引脚）认识集成移位寄存器的外形及引脚功能。功能。（2）掌握组装数字电路的基本技能）掌握组装数字电路的基本技能第84页，共94页，编辑于

27、2022年，星期一2器材准备器材准备稳压电源、万用表、脉冲信号发生器、电稳压电源、万用表、脉冲信号发生器、电子套件、组装工具一套。子套件、组装工具一套。第85页，共94页，编辑于2022年，星期一3实训相关知识实训相关知识本实验使用的本实验使用的74LS194集成电路是一块集成电路是一块4位双向移位寄存器，实物外形及引脚功能图位双向移位寄存器，实物外形及引脚功能图如图如图11.46所示。所示。第86页，共94页，编辑于2022年，星期一图图11.46 74LS194实物外形及引脚功能图实物外形及引脚功能图第87页，共94页，编辑于2022年，星期一4实训内容与步骤实训内容与步骤图图11.47所

28、示为寄存器控制彩灯的电路，电所示为寄存器控制彩灯的电路，电路装配图如图路装配图如图11.48所示，所示，第88页，共94页，编辑于2022年，星期一图图11.47 寄存器控制彩灯电路寄存器控制彩灯电路第89页，共94页，编辑于2022年，星期一（1）安装完成寄存器控制彩灯电路后，）安装完成寄存器控制彩灯电路后，对照电路原理图进行检查，无误后方可对照电路原理图进行检查，无误后方可通电测试。通电测试。第90页，共94页，编辑于2022年，星期一（2）将脉冲信号发生器产生的矩形脉冲）将脉冲信号发生器产生的矩形脉冲CP送入送入74LSl94的的11脚。脚。（3）将寄存器清零。开关）将寄存器清零。开关S

29、r按下为按下为0状状态，寄存器设置为清零状态，观察输出态，寄存器设置为清零状态，观察输出发光二极管的状态。发光二极管的状态。第91页，共94页，编辑于2022年，星期一图图11.48 寄存器控制彩灯装配图（可用寄存器控制彩灯装配图（可用Protel绘制）绘制）第92页，共94页，编辑于2022年，星期一（4）设置为右移串行寄存器。）设置为右移串行寄存器。（5）左移串行寄存器。）左移串行寄存器。（6）并行寄存器。）并行寄存器。第93页，共94页，编辑于2022年，星期一5问题讨论问题讨论（1）移位寄存器）移位寄存器74LS194有几种寄存有几种寄存工作状态？如何进行设置？工作状态？如何进行设置？（2）移位寄存器）移位寄存器74LS194的并行输入端是的并行输入端是哪几个引脚？串行输入端是哪个引脚？哪几个引脚？串行输入端是哪个引脚？（3）移位寄存器）移位寄存器74LS194的的11脚若开路，脚若开路，对寄存器的正常工作有什么影响？分析对寄存器的正常工作有什么影响？分析原因。原因。第94页，共94页，编辑于2022年，星期一