CAI组合逻辑电路.ppt

《CAI组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《CAI组合逻辑电路.ppt（101页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 西安歐亞學院信 息 工 程 学 院 实 验 中 心数字电子技术实验数字电子技术实验多媒体多媒体 CAI 课件课件 实验一实验一 基本逻辑门功能及参数测试基本逻辑门功能及参数测试 实验二实验二 组合逻辑电路设计组合逻辑电路设计 实验三实验三 中规模组合器件及应用中规模组合器件及应用 实验四实验四 触发器触发器 实验五实验五 计数器及应用计数器及应用 实验六实验六 移位寄存器移位寄存器 实验七实验七 555 555集成定时器及应用集成定时器及应用 实验八实验八 综合应用实验综合应用实验目 录HH1713HH1713双路直流稳压电源实验仪器实验仪器M92A 数字万用表多功能电子线路实验箱DOS-D

2、OS-622B 622B 双踪示波器DCLI型数字电路实验箱型数字电路实验箱 实验一实验一 基本逻辑门功能基本逻辑门功能及参数测试及参数测试1.11.1测试基本运算门电路逻辑功能测试基本运算门电路逻辑功能1.21.2基本门电路选通功能测试基本门电路选通功能测试1.31.3集成逻辑门电压传输特性测试集成逻辑门电压传输特性测试 1.1 1.1 基本运算门电路功能介绍基本运算门电路功能介绍实验目的实验目的 1.验证基本逻辑门的基本逻辑功能验证基本逻辑门的基本逻辑功能 2.研究用基本逻辑门选通数字信号的方法研究用基本逻辑门选通数字信号的方法 3.掌握掌握TTL电路主要参数、特性的意义电路主要参数、特性

3、的意义 4.测试与非门的电压传输特性测试与非门的电压传输特性实验仪器及器件实验仪器及器件 数字万用表数字万用表 DT9205 双踪示波器双踪示波器 DOS-622 数字逻辑实验箱数字逻辑实验箱 DCL1 集成器件集成器件 74LS00 74LS04 74LS08 74LS32 74LS86 74LS20 实验内容 1.测试基本运算门电路逻辑功能测试基本运算门电路逻辑功能74LS0874LS08为为2 2输入四与门输入四与门,下图为其引脚排列图及真值表。下图为其引脚排列图及真值表。74LS08逻辑功能测试逻辑功能测试鉴别74LS08 2输入四与门的引出脚。把+5V、0V直流电压接到Ucc和地端(

4、电源的正端必须接到+5V端)。用数据开关来设置逻辑状态“0”和“1”。对照前表中所给的该门输入端的各组逻辑状态，测量其输出值，得出对应的逻辑状态。或门，对74LS32二输入四或门重复上面的内容，电路图自行设计。非门，对74LS04集成六非门重复上面的内容。电路图自行设计。与非门，对74LS00二输入四与非门重复上面的内容，电路图自行设计。异或门，对74LS86集成四二异或门重复上面的内容，电路图自行设计。其它门电路逻其它门电路逻辑功能测试辑功能测试1.2基本门电路选通功能测试基本门电路选通功能测试门电路可以控制数字信号的通过。基本门点路有两个输入端门电路可以控制数字信号的通过。基本门点路有两个

5、输入端和一个输出端。其中一个输入端和一个输出端。其中一个输入端(选通或控制输入端选通或控制输入端)用来控用来控制数据从输入端到输出端的通过，即为选通。各种门的选通制数据从输入端到输出端的通过，即为选通。各种门的选通工作状态归纳如下：工作状态归纳如下：基本门电路选通使用基本门电路选通使用异或门不作为独立单元，它的输出呈原码还是反码取决于选通(控制)输入端的信号，因此在数字运算电路中是一个非常有用的原反码电路。一个门电路的控制输入端可以是一个，也可以有多个。下图给出了一个具有两个控制输入端的门电路及其控制真值表。控制输入端控制输入端输出输出B BC CY Y0 00 0A A0 01 1A A1

6、10 01 11 11 10 0基本门电路的选通测试电路（1）按图）按图1-7所示连接实验线路。所示连接实验线路。（2）当）当B0和和B1时，在双踪示波器上观察数据输出端和时，在双踪示波器上观察数据输出端和数据输入端的波形，并以同一标尺画出输入和输出的波形。数据输入端的波形，并以同一标尺画出输入和输出的波形。（3）其它门电路选通门的实现，重复实验步骤（）其它门电路选通门的实现，重复实验步骤（2），并画出波），并画出波形图。形图。1.3集成逻辑门电压传输特性测试集成逻辑门电压传输特性测试电压传输特性是指输出电压跟随输入电压变化的关系曲线，电压传输特性是指输出电压跟随输入电压变化的关系曲线，即即U

7、o=f（Ui）函数关系。它是门电路的重要特性之一。它函数关系。它是门电路的重要特性之一。它可以用下图所示的曲线表示。通过它可以知道与非门的一可以用下图所示的曲线表示。通过它可以知道与非门的一些重要参数。些重要参数。电压传输特性的测试电路按下图接线，调节电位器按下图接线，调节电位器RW，使从，使从0V向高电平变化，向高电平变化，逐点测试和的对应值，记入下表中。逐点测试和的对应值，记入下表中。Ui/VUi/V00.20.40.60.70.75 0.80.85 0.91.0 Uo/VUo/VUi/VUi/V1.11.21.31.41.51.61.71.81.92.0 Uo/VUo/V实验二实验二 组

8、合逻辑电路设计组合逻辑电路设计 2.1简单组合逻辑电路的设计及功能测试简单组合逻辑电路的设计及功能测试 2.2全加器电路设计及功能测试全加器电路设计及功能测试2.1简单组合逻辑电路的设计及功能测试简单组合逻辑电路的设计及功能测试实验目的实验目的 1.了解组合逻辑电路设计的步骤了解组合逻辑电路设计的步骤 2.简单组合逻辑电路（三变量表决器）设计及测试简单组合逻辑电路（三变量表决器）设计及测试 3.练习设计简单的组合逻辑电路练习设计简单的组合逻辑电路实验器材与仪器实验器材与仪器 多功能电子线路实验箱多功能电子线路实验箱 双踪示波器双踪示波器 数字器件数字器件:74LS00 74LS86 74LS0

9、8 74LS20 2.1简单组合逻辑电路的设计及功能测试简单组合逻辑电路的设计及功能测试实验内容逻辑抽象逻辑抽象:既将文字描述的逻辑命题转换成真值既将文字描述的逻辑命题转换成真值表。首先要分析逻辑命题，确定输入、输出变表。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的量；然后用二值逻辑的0 0、1 1两种状态分别对输两种状态分别对输入、输出变量进行逻辑赋值，即确定入、输出变量进行逻辑赋值，即确定0 0、1 1的具的具体含义；最后根据输出与输入之间的逻辑关系体含义；最后根据输出与输入之间的逻辑关系列出真值表。列出真值表。写出逻辑表达式：根据真值表列出逻辑表达式写出逻辑表达式：根据真值表

10、列出逻辑表达式,并进行化简。化简过程中注意并进行化简。化简过程中注意“最小化最小化”电路电路不一定是不一定是“最佳化最佳化”电路，要从实际出发，根电路，要从实际出发，根据现有的逻辑集成电路进行化简。据现有的逻辑集成电路进行化简。根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。设设 计计 流流 程程组合逻辑电路设计及功能测试组合逻辑电路设计及功能测试（1）用“与非”门设计一个表决电路。当4个输入端中有3个或4个为“1”时，输出端才为“1”。设计步骤：a.根据题意列出如下表所示的真值表，再填入卡诺图。D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1A 0 0 0 0 1 1 1

11、 1 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1BC DA0001111000011 1111 11 11 1101 1b.由卡诺图得出逻辑表达式，并演化成“与非”的形式，即组合逻辑电路设计及功能测试（续）组合逻辑电路设计及功能测试（续）Z=ABC+BCD+ACD+ABD=c.根据逻辑表达式画出用“与非门”构造的逻辑电路，如下图（2）用实验验证逻辑功能：在实验装置的适当位置选定3个14P插座，按照集成芯片定位标

12、记插好集成块。按其真值表要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，测试所设计的逻辑电路是否符合要求。2.2全加器电路设计及功能测试全加器电路设计及功能测试全加器是带有进位的二进制加法器，逻辑符号如下图所示，它有三个输入端An，Bn，Cn-1，Cn-1为低位来的进位输入端，两个输出端Sn，Cn。实现全加器逻辑功能的方案有多种，下图为用与门、或门和异或门构成的全加器。设计全加器电路并测试功能设计全加器电路并测试功能用74LS08、74LS32、74LS86构成一位全加器，连接电路图参考上图所示。按下表改变输入端的输入状态，测试全加器的逻辑功能，记录之。输入输入输出输出A A0 0B

13、B0 0C Cn-1n-1S Sn nC Cn n0 00 00 00 00 01 10 01 10 00 01 11 11 10 00 01 10 01 11 11 10 01 11 11 1三位加法电路的测试三位加法电路的测试连接电路图如下图所示。按下表所示改变全加器输入端连接电路图如下图所示。按下表所示改变全加器输入端（接逻辑开关）的输入状态即加数和被加数，输出端接电（接逻辑开关）的输入状态即加数和被加数，输出端接电平指示器，记录相加结果。平指示器，记录相加结果。加数加数被加数被加数结果结果A A2 2A A1 1A A0 0B B2 2B B1 1B B0 0C C2 2S S2 2S

14、 S1 1S S0 00 01 11 10 01 11 1 0 01 11 11 10 00 0 1 10 01 11 11 10 0 1 11 11 10 01 10 0 3.1 变量译码器逻辑功能测试及应用变量译码器逻辑功能测试及应用3.2 字段译码器逻辑功能测试及应用字段译码器逻辑功能测试及应用3.3 数据选择器逻辑功能测试及应用数据选择器逻辑功能测试及应用实验三实验三 MSI MSI组合器件及其应用组合器件及其应用3.1变量译码器变量译码器逻辑逻辑功能测试及应用功能测试及应用实验目的实验目的 1.掌握译码器的逻辑功能掌握译码器的逻辑功能 2.掌握常用集成译码器的使用方法掌握常用集成译码

15、器的使用方法 3.熟悉常用译码器的典型应用熟悉常用译码器的典型应用实验器材与仪器实验器材与仪器 多功能电子线路实验箱多功能电子线路实验箱 双踪示波器双踪示波器 数字器件数字器件:74LS138 74LS154 74LS248,74LS42,BS201,74LS20 74LS138 74LS154 74LS248,74LS42,BS201,74LS20实验内容1.测试测试 38译码器的逻辑功能并设计电路译码器的逻辑功能并设计电路 74LS138为38译码器,下图为其引脚排列图。其中A2A1A0 为地址端，Y0Y7为译码输出端，S1 S2 S3为使能端.A0A1A2S2S3S1Y7VCCY0Y1Y

16、2Y3Y4Y5Y616981GND74LS13874LS138功能表输入输入输出输出S S1 1S S2 2+S+S3 3A A2 2A A1 1A A0 0Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 71 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01

17、11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 00 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 174LS13874LS138逻辑功能测试逻辑功能测试A0A1A2S2S3S1Y7VCCY0Y1Y2Y3Y4Y5Y616981GND74LS138S1S2S3及地址端及

18、地址端A2A1A0接逻接逻辑电平开关输出口辑电平开关输出口8个输出端Y0Y7依次连接在逻辑电平显示器的8个输入口上拨动逻辑电平按功能表逐项测试74LS138应用电路设计应用电路设计1.1.用两片用两片74LS13874LS138构成一个构成一个4 4线线1616线译码器。线译码器。改变地址端的状态，观察并记录输出状态改变地址端的状态，观察并记录输出状态,列出真值列出真值 表检表检 查查电路设计是否正确。电路设计是否正确。2.2.用用74LS138译码器和门电路构成一位全加器译码器和门电路构成一位全加器电路。电路。改变地址端的状态，观察并记录输出状态，列出真值改变地址端的状态，观察并记录输出状态

19、，列出真值 表检查表检查电路设计是否正确。电路设计是否正确。2.测试测试416译码器译码器功能并设计电路功能并设计电路74LS154 为为 416线全译码器，其引脚图如下图所示线全译码器，其引脚图如下图所示ABCD：地址输入端；：地址输入端；Q0Q15：输出端；：输出端；G1G2：低电：低电平有效的选通输入端。平有效的选通输入端。地地241374LS154112VccABCDG2G1Q15Q14Q13Q12Q11Q10Q9Q8Q7Q6Q5Q4Q3Q2Q1Q074LS154功能表输入输入输出输出G G1 1G G2 2D DC CB BA AQ Q0 0Q Q1 1Q Q2 2Q Q3 3Q Q

20、4 4Q Q5 5Q Q6 6Q Q7 7Q Q8 8Q Q9 9Q Q1010Q Q1111Q Q1212Q Q1313Q Q1414Q Q15150 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 01 10 01 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 1

21、0 01 11 11 11 11 11 11 11 11 11 11 11 10 00 00 01 10 00 01 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 00 00 01 10 01 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 10 00 00 01 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 1

22、1 10 00 01 10 00 00 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 10 00 01 10 00 01 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 10 00 01 10 01 10 01 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 10 00 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 10 00 01 11 10 00 01 11 11 11 11 1

23、1 11 11 11 11 11 11 10 01 11 11 10 00 01 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 10 00 01 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 0X XX XX XX XX XX X1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 174L

24、S154功能测试与应用功能测试与应用1.用实验箱按功能表逐项测试74LS15474LS154的逻辑功的逻辑功的逻辑功的逻辑功能能能能.2.2.用用74LS15474LS154实现下列函数实现下列函数:3.43.41010线译码器功能线译码器功能测试测试及应用及应用74LS42是线译码器，又称二 十进制译码器或码制变换器。其引脚图如右图所示。Q0Q1Q2Q3Q4Q5Q6VCCABCDQ9Q8Q71698174LS42Q774LS4274LS42功能表功能表74LS4274LS42的应用的应用1.1.用用4-104-10线线74LS4274LS42译码器构成数据分配器（时钟脉译码器构成数据分配器（

25、时钟脉冲控制信号）冲控制信号）图中图中D D作为数据输入端，作为数据输入端，ABCABC作为作为地址输入端。地址输入端。当当CBA=000-111CBA=000-111时，测试相应时，测试相应Q Q0 0-Q-Q7 7的输出。的输出。（1 1）D D端输入秒脉冲（端输入秒脉冲（T=1T=1秒）信秒）信号，列表整理测试结果。号，列表整理测试结果。（2 2）D D端端输输入入约约2KHZ2KHZ连连续续脉脉冲冲，观察并记录输入，输出波形。观察并记录输入，输出波形。数据 输入 地地 址址 输输 入入D逻辑开关QOQ1Q7CBA74LS422.2.用用74LS4274LS42及若干与非门设计一位全及若

26、干与非门设计一位全加器，要求画出逻辑图。加器，要求画出逻辑图。设A、B为一位全加器的两个输入的一位二进制数，CI为低位二进制数相加的进位输出到本位的输入，F为本位二进制数A、B和低位进位输入CI的相加之和，CO为A、B和CI相加向高位的进位输出。设计思路:一位全加器的表达式及电路图一位全加器的表达式及电路图A BCI +ABCI+AB CI+AB CI F=CO=A BCI+ABCI+ABVCCQ0Q7Q1Q2Q3Q4Q5Q6GNDQ8Q9DCBA74LS42VCC VCC 14 9 10 11 12 13 6 5 4 3 2 87 1GNDCOF3.2 字段译码器逻辑逻辑功能测试及应用实验目

27、的实验目的 1.掌握掌握七段译码驱动器七段译码驱动器74LS24874LS248逻辑功能逻辑功能 2.掌握掌握LED七段数码管的判别方法七段数码管的判别方法 3.熟悉常用字段译码器的典型应用熟悉常用字段译码器的典型应用实验器材与仪器实验器材与仪器 多功能电子线路实验箱多功能电子线路实验箱 双踪示波器双踪示波器 数字器件数字器件:74LS47 74LS248,CD4511,74LS47 74LS248,CD4511,BS204实验内容实验内容1.74LS24874LS248七段译码驱动器功能测试七段译码驱动器功能测试74LS248（74LS48）是内部带有上拉电阻的BCD七段译码驱动器；ABCD

28、为输入端，QA-QF为译码输出端，辅助控制端有三个：（a a）LTLT是灯信号输入端，用以检查数码管是灯信号输入端，用以检查数码管的好坏，当的好坏，当LT=0 BI=1 LT=0 BI=1 时，七段全亮，表时，七段全亮，表明数码管是好的，否则是坏的。明数码管是好的，否则是坏的。（b b）BIBI熄灭信号输入端（与灭零信号输出熄灭信号输入端（与灭零信号输出端公用），用于闪歇显示控制。当端公用），用于闪歇显示控制。当BI=0BI=0时，时，不论其它输入是什么状态，七段全灭。不论其它输入是什么状态，七段全灭。（c c）RBIRBI灭零信号输入端。当灭零信号输入端。当RBI=0RBI=0，且输，且输入

29、入DCBA=0000DCBA=0000时，七段全灭，数码管不显示。时，七段全灭，数码管不显示。RBORBO灭零信号输出端，在多位显示电路中，灭零信号输出端，在多位显示电路中，它与它与RBIRBI配合使用，可将整数部分的前面数配合使用，可将整数部分的前面数位和小数部分的后面数位的零熄灭。位和小数部分的后面数位的零熄灭。BCLT BI/RBO RBIDAVCCfgabcde16981地地74LS24874LS248功能表中规模集成七段显示译码器中规模集成七段显示译码器74LS24874LS248的功能测试的功能测试 按图按图2-3-52-3-5连线，输出端连线，输出端接至数码管，对照功能接至数码管

30、，对照功能表逐项进行测试，并将表逐项进行测试，并将实验结果与功能表作比实验结果与功能表作比较。较。2.LED七段数码显示器件由由7 7个发光二极管构成七段字形，它是将电信号转换为光信号的个发光二极管构成七段字形，它是将电信号转换为光信号的固体显示器件，通常由磷砷化镓（固体显示器件，通常由磷砷化镓（GaAsPGaAsP）半导体材料制成。故）半导体材料制成。故又称为又称为GaAsPGaAsP七段数码管，其最大工作电流为七段数码管，其最大工作电流为10mA10mA或或15mA15mA分共阴分共阴和共阳两类品种。常用共阴型号有和共阳两类品种。常用共阴型号有BS201BS201，BS202BS202，B

31、S207BS207LCS011-11LCS011-11等。共阳型号有等。共阳型号有BS204BS204，BS206BS206，LA5011-11LA5011-11等。下图等。下图分别是共阴显示器，共阳显示器的引脚排列图。分别是共阴显示器，共阳显示器的引脚排列图。共阳显示器共阴显示器（）共阳共阴及好坏判别（）共阳共阴及好坏判别 先确定显示器的两个公共端，两者是相通的。这两端可能是两个地端（共阴极），也可能是两个c端（共阳极），然后用三用表象判别普通二极管正、负极那样判断，即可确定出是共阳还是共阴，好坏也随之确定。2.LED2.LED七段数码管的判别方法七段数码管的判别方法(2)字段引脚判别字段引

32、脚判别 将共阴显示器接地端接电源cc的负极，cc正极通过左右的电阻接七段引脚之一，则根据发光情况可以判别出a、b、c等七段。对于共阳显示器，先将它的cc端接电源的正极，再将几百欧姆一端接地，另一端分别接显示器各字段引脚，则七段之一分别发光，从而判断之。3.3数据选择器数据选择器逻辑逻辑功能测试及应用功能测试及应用实验目的实验目的11.熟悉中规模数据选择器的逻辑功能及测试方法熟悉中规模数据选择器的逻辑功能及测试方法.2.学会用数据选择器实现组合逻辑函数学会用数据选择器实现组合逻辑函数.实验仪器及器材实验仪器及器材 多功能电子线路实验箱多功能电子线路实验箱 双踪示波器双踪示波器 数字器件数字器件:

33、74LS151，74LS153实验内容1.四选一数据选择器74LS153 功能测试74LSl53为双四选一数据选择器，在一块芯片上有两个四选一数据选择器;1G2G为两个独立的使能端;A0A1为地址输入端；1D01D3和2D02D3分别为两个四选一数据选择器的数据输入端；1Y2Y为输出端.下图为引脚图和功能表.测试74153的功能并设计电路1 1.测试测试74LSl5374LSl53双四选一数据选择器的逻辑功能双四选一数据选择器的逻辑功能 地址端、数据输入端、使能端接逻辑开关，输出端接电平指示器。按上图功能表逐项进行验证 2.2.用用74LSl53构成三变量表决器电路构成三变量表决器电路 先用双

34、四选一扩展成八选一，然后实现三变量表决器路，测试其逻辑功能记录结果。3.用用74LSl53构成全加器构成全加器 全加器和数及向高位进位数的逻辑方程为：全加器和数及向高位进位数的逻辑方程为：用用74LSl5374LSl53实现全加器的接线图实现全加器的接线图:按图连接实验电路，测试全加器的逻辑功能,并记录之。2.2.八选一数据选择器八选一数据选择器74LS15174LS151功能测试功能测试及电路设计及电路设计74LSl5l74LSl5l为为八八选选一一数数据据选选择择器器,A A2 2A A1 1A A0 0为为地地址址输输入入端端,D D0 0-D-D7 7为为数数据据输输入入端端。按按地地

35、址址选选择择其其中中的的一一个个送送到到输输出出端端Y。引引脚脚排排列及功能图，如下图所示。列及功能图，如下图所示。测试测试74151的功能并设计电路的功能并设计电路1.测试74LSl51八选一数据选择器的逻辑功能.按上功能表逐项进行验证。2.用74LSl53实现下述函数(1)四变量判偶电路 自行接线并测试逻辑功能。(2)实现函数 :设计电路并检测功能。实验目的实验目的1.1.熟悉并验证触发器的逻辑功能。熟悉并验证触发器的逻辑功能。2.掌握掌握D触发器触发器.JK触发器功能测试与使用方法。触发器功能测试与使用方法。实验仪器及器件实验仪器及器件1.1.数字电路实验箱数字电路实验箱DCL-1DCL

36、-12.2.数字器件数字器件:双JK触发器74LS1124输入二与非门74LS00双D触发器74LS74。实验四实验四 触发器及应用触发器及应用用D触发器构成二进制计数器 1.1.按图在实验箱按图在实验箱上连接电路，上连接电路，用四个用四个D D触发器触发器构成四位二进制构成四位二进制异步加法计数器异步加法计数器，2.用示波器观察输出用示波器观察输出波形波形,记录结果记录结果.实验五实验五 计数器及应用计数器及应用5.1 中规模计数器的功能测试中规模计数器的功能测试5.2 中规模计数器的应用中规模计数器的应用实验目的实验目的 1.掌握集成计数器的基本功能及测试方法 2.熟悉计数器的级联方法5.

37、1 集成计数器的功能测试集成计数器的功能测试实验仪器与器件实验仪器与器件 1.多功能电子线路实验箱 2.双踪示波器 3.数字器件数字器件:74LS161、74LS163 74LS160、74LS162 74LS192、74LS193 74LS290、74LS90熟悉集成计数器基本功能一一 同步同步 集成计数器集成计数器 1.1.四位二进制计数器四位二进制计数器 二进制可予置计数器二进制可予置计数器74LS161,74LS16374LS161,74LS163 二进制可予置可逆计数器二进制可予置可逆计数器74LS19374LS193 .十进制计数器十进制计数器 十进制可予置计数器十进制可予置计数器

38、74LS160 74LS16274LS160 74LS162 十进制可予置可逆计数器十进制可予置可逆计数器74LS19274LS192二二 异步集成计数器异步集成计数器 异步二五十进制计数器异步二五十进制计数器异步二五十进制计数器异步二五十进制计数器74LS29074LS29074LS29074LS290、74LS9074LS9074LS9074LS90 实验内容实验内容CP计数脉冲 D A数据输入端 清除端 QDQA输出端 预置端 CTP、CTT 计数允许端 C0进位输出端 1.四位二进制同步可予置计数器 74LS161/74LS163 VCCCOQ0Q1Q2Q3CTTLD1698174LS

39、161/163CRCPD0D1D2D3CTP地74161功能表功能表 (异步清零异步清零)74163功能表功能表 (同步清零同步清零)OC=TQDQCQBQA2.2.四位二进制同步可逆计数器四位二进制同步可逆计数器74LS19374LS193VCCAC rQCBQCCLD CD1698174LS193BQBQACPDCPuQcQD地 74LS193由四只触发器和若干门电路组成，正边沿触发。它具有加法计数（+加计数脉冲,_ _加高电平）减法计数（_ _送计数脉冲，+加高电平）。直接予置（D)和清除（r）等功能。其引脚图如右图所示。输入输入输出输出CRLDCP-CP+DCBAQAQBQCQD1XX

40、XXXXX000000XXDCBADCBA011XXXX加法计数011XXXX减法计数0111XXXX保持2.2.十进制可予置计数器十进制可予置计数器 74LS160/74LS16274LS160/74LS162CP计数脉冲 D A数据输入端 清除端 QDQA输出端 预置端 CTP、CTT 计数允许端 C0进位输出端VCCCOQ0Q1Q2Q3CTTLD1698174LS160/162CRCPD0D1D2D3CTP地74160功能表功能表 (异步清零异步清零)74162功能表功能表 (同步清零同步清零)OC=TQD C BQA4.4.同步十进制可逆计数同步十进制可逆计数74LS19274LS19

41、2VCCAC rQCBQCCLD CD1698174LS1 92BQBQACPDCPuQcQD地输入输入输出输出CRLDCP-CP+DCBAQAQBQCQD1XXXXXXX000000XXDCBADCBA011XXXX加法计数011XXXX减法计数0111XXXX保持74LS192由四只触发器和若干门电路组成，正边沿触发。它具有加法计数CP+加计数脉冲,CP-加高电平,减法计数CP-送计数脉冲，CP+加高电平。直接予置端D和清除r等功能。其引脚图如右图所示5.5.异步二异步二-五五-十进制计数器十进制计数器 74LS290、74LS90的引脚逻辑功能表VccR1R2CP2CP11QAQDS1S

42、2QcQB地148774LS290CP1QAQD地QBQCCP2R1R2VCCS1S21148774LS90输入输入输出输出R R0A0AR R0B0BS S9A9AS S9B9BCPCPQ Q3 3Q Q2 2Q Q1 1Q Q0 01 11 10 0X XX X0 00 00 00 01 11 1X X0 0X X0 00 00 00 0X XX X1 11 1X X1 10 00 01 1X X0 0X X0 0计数计数X X0 00 0X X计数计数0 0X XX X0 0计数计数0 0X X0 0X X计数计数掌握集成计数器功能测试方法掌握集成计数器功能测试方法测试74LS161/7

43、4LS163的逻辑功能测试74LS193的逻辑功能测试74LS160/74LS162的逻辑功能测试74LS192的逻辑功能在实验箱上用脉冲信号源,示波器,数码显示器测试计数器功能.74LS290逻辑功能测试74LS29074LS290清清“”，置，置“”功能测功能测试试74LS29074LS290二进制计数器功能测试二进制计数器功能测试74LS29074LS290五进制计数器功能测试五进制计数器功能测试74LS29074LS290十进制计数器功能测试十进制计数器功能测试74LS29074LS290清清“”，置，置“”功能测试功能测试+5VR0A QD R0B QC S9A QB S9B QA

44、数码管逻辑开关按上图接线74LS290二进制计数器功能测试按下图接线，测试结果记录于下表中+5VR0A QD R0B QC S9A QB S9B QA 数码管逻辑开关u0A与0A可选其中之一或共同接低电平，9A与9B也可选其中之一或共同接低电平。u做实验前，必须首先清“”，然后输入单次脉冲，这样可保证显示结果在与之间变化。注意事项:74LS290五进制计数器功能测试按上图接线，将测试结果填入表中。+5VR0A QD R0B QC S9A QB S9B QA 数码管逻辑开关74LS29074LS290十进制计数器功能测试十进制计数器功能测试按上图接线，测试结果记录于表中R0A QD R0B QC

45、 S9A QB S9B QACp1Cp2 数码管逻辑开关+5V 5.2 中规模计数器的应用中规模计数器的应用实验目的实验目的 1.掌握任意模值计数器的设计方法 2.熟悉计数器的级联方法实验仪器与器件实验仪器与器件 1.多功能电子线路实验箱 2.双踪示波器 3.数字器件数字器件:74LS161、74LS163 74LS160、74LS162 74LS192、74LS193 74LS290、74LS90实验内容实验内容1.用用74161和和74163构成模构成模10计数器计数器2.将计数器与发光二极管将计数器与发光二极管,数码显示器数码显示器,脉冲信号发生器相连脉冲信号发生器相连,观察数码显示器的

46、结果观察数码显示器的结果.3.将计数器与示波器相连将计数器与示波器相连,观察观察QD QC QB QA OC的输出波形的输出波形.2.扩展计数范围扩展计数范围 :分别用两片分别用两片74160,两片两片74161同步级联同步级联,并与脉冲信号发生器并与脉冲信号发生器,数码显示器数码显示器,示波器相连示波器相连,观察其输出结果观察其输出结果.3.3.用用74LS29074LS290设计计数器设计计数器 用两只用两只74LS29074LS290可实现设计要求。实验电可实现设计要求。实验电路如下图所示。将路如下图所示。将74LS29074LS290（）的二进（）的二进制计数器和制计数器和74LS29

47、074LS290（）的五进制计数（）的五进制计数器合成一个十进制计数器器合成一个十进制计数器,74LS290,74LS290（）（）的二进制计数器单独作用，当计数到的二进制计数器单独作用，当计数到时通过与门产生一个复位信号，使时通过与门产生一个复位信号，使74LS29074LS290（）置（）置“”，74LS29074LS290（）（）清清“”，则计数显示为，从而实现，则计数显示为，从而实现计数。计数。数 码 管 数 码 管QD QC QB QACP1 (2)CP2&“”实现1-12计数电路之一方案一DCBADCBAQACP1S1 S2(1)R1 R2 实实现现上上述述逻逻辑辑功功能能的的计计

48、数数方方法法并并不不是是唯唯一一的的。如如下下图图所所示示。该该电电路路并并不不需需要要74LS29074LS290（）拆拆开开后后重重新新组组合合，而而是是在在74LS29074LS290（）的的端端加加上上一一个个非非门门，74LS29074LS290（）为为十十进进制制计计数数器器，表表示示个个位位从从，74LS29074LS290（）为为二二进进制制计计数数器器表表示示十十位位从从。当当计计数数到到（数数码码管管显显示示）时时，通通过过与与门门产产生生复复位位信信号号，使使两两个个74LS29074LS290清清“”，十十位位显显示示为为“”，而而个个位位显显示示为为“”，从从而而实实

49、现现计计数。数。方案二用74LS192实现大模值计数选 做 题1.测试74LS192同步十进制可予置可逆计数器的逻辑功能，要求有完整的实验步骤，并画出有关的测试接线图。2.设计一个模、的加法计数器，计数序列及器件自选，画出逻辑图，并验证逻辑功能。实现任意模值的计数器用74LS161实现模10计数器用74LS192实现模5计数器实验六实验六移位寄存器移位寄存器6.1 四位双向移位寄存器的功能测试 6.2 移位寄存器的应用 中规模四位双向移位寄存器逻辑功能测试 实验仪器及器件实验仪器及器件 数字逻辑实验箱 双踪示波器 数字器件:74LS194,74ls164,74LS00实验目的实验目的 熟悉集成

50、计数器基本功能1.四位双向移位寄存器逻辑功能测试四位双向移位寄存器逻辑功能测试 熟悉四位双向移位寄存器74LS194的功能 A B C D为并行输入端为并行输入端Q1 Q2 Q3 Q4 为并行输出端为并行输出端SR为右移串行输入端为右移串行输入端SL 为左移串行输入端为左移串行输入端为直接无条件清零端为直接无条件清零端CP为时钟输入端为时钟输入端S1 S0为操作模式控制端为操作模式控制端实验内容实验内容74LS194功能表74LS19474LS194的逻辑功能测试的逻辑功能测试7LS194测试逻辑电路图(3)右移CR=1、S1=0 S0=1 SR送入0100 记录输出状态(4)左移CR=1、S