EDA技术实用教程第1章概述.ppt

《EDA技术实用教程第1章概述.ppt》由会员分享，可在线阅读，更多相关《EDA技术实用教程第1章概述.ppt（50页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、EDA技术实用教程技术实用教程第第 1 1 章章 概概 述述1.1 EDA技术及其发展技术及其发展 EDAEDA?（Electronic Design AutomationElectronic Design Automation电子设计自动化电子设计自动化）是指利用计算机完成电子系统的设计。是指利用计算机完成电子系统的设计。EDAEDA技术技术是以是以计算机和微电子技术计算机和微电子技术为先导，为先导，汇集了计算机图汇集了计算机图 形学、形学、拓扑、拓扑、逻辑学、逻辑学、微电子工艺与结构学和计算数学微电子工艺与结构学和计算数学 等多种计算机应用学科最新成果的先进技术。等多种计算机应用学科最新成

2、果的先进技术。EDAEDA技术技术以计算机为工具，以计算机为工具，代替人完成数字系统的逻辑综代替人完成数字系统的逻辑综 合、布局布线和设计仿真合、布局布线和设计仿真等工作。等工作。EDA(ElectronicDesignAutomation)EDA技术发展的三个阶段技术发展的三个阶段20世纪世纪70年代年代MOS工艺工艺 CAD概念概念 20世纪世纪80年代年代CMOS时代时代 出现出现 FPGACAECAE阶段阶段20世纪世纪90年代年代ASIC设计技术设计技术 EDA技术技术 1.1.CADCAD阶段阶段（Computer Aided DesignComputer Aided Design

3、）（20世纪世纪60年代中期年代中期20世纪世纪80年代初期）年代初期）特点：一些单独的工具软件，主要有PCB（Printed Circuit Board）布线设计、电路模拟、逻辑模拟及版图的绘制等，作用：通过计算机的使用，从而将设计人员从大量繁琐重复的计算和绘图工作中解脱出来。例如：目前常用的Protel早期版本Tango，以及用于电路模拟的SPICE软件和后来产品化的IC版图编辑与设计规则检查系统等软件，2.CAE2.CAE阶段阶段（Computer Aided EngineeringComputer Aided Engineering）（2020世纪世纪8080年代初期年代初期2020世

4、纪世纪9090年代初期年代初期）特点：各种设计工具（如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局）以及各种单元库已齐全。采用基于单元库的半定制设计方法，采用门阵列和标准单元设计的各种ASIC得到了极大的发展，将集成电路工业推入了ASIC时代。按照设计方法学制定的设计流程，可以实现从设计输入到版图输出的全程设计自动化。3.EDA3.EDA阶段（阶段（2020世纪世纪9090年代以来）年代以来）特点：20世纪世纪90年代以来，年代以来，微电子技术以惊人的速度发展，微电子技术以惊人的速度发展，其工艺水平达到其工艺水平达到深亚微米级深亚微米级，在一个芯片上可集成数百万在一个芯片上可集成

5、数百万乃至上千万只晶体管，乃至上千万只晶体管，工作速度可达到工作速度可达到GHz对对EDA系统提系统提出了更高的要求。出了更高的要求。出现了以高级语言描述、系统仿真和综合技术。不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于创造性的方案与概念的构思上。EDA技术在进入技术在进入21世纪后，得到了更大的发展世纪后，得到了更大的发展：电子设计成果电子设计成果自主知识产权自主知识产权仿真和设计仿真和设计EDA软件不断推出软件不断推出电子技术全方位纳入电子技术全方位纳入EDA领域领域传统设计建模理念发生重大变化传统设计建模理念发生重大变化EDA使得电子领域各学

6、科的界限更加模糊使得电子领域各学科的界限更加模糊更加互为包容更加互为包容更大规模的更大规模的FPGA和和CPLD器件的不断推出器件的不断推出EDA工具工具ASIC设计设计涵盖大规模电子系统及复杂涵盖大规模电子系统及复杂IP核模块核模块软硬件软硬件IP核在电子行业广泛应用核在电子行业广泛应用IPIntellectualPropertySoC高效低成本设计技术的成熟高效低成本设计技术的成熟硬件描述语言出现（如硬件描述语言出现（如SystemC）设计和验证趋于简单设计和验证趋于简单1.2 EDA技术实现目标技术实现目标 目标：是完成专用集成电路目标：是完成专用集成电路ASIC的设计和实现的设计和实现

7、ASICASIC（Application Specific Integrated CircuitApplication Specific Integrated Circuit）：专门为某一应用领域或某一专门用户需要而设计制造的LSI或VLSI电路。三种实现途径：三种实现途径：专用集成电路专用集成电路ASIC是厂家按用户的具体要求是厂家按用户的具体要求(如功能、性能或技术如功能、性能或技术等等)，为用户的特定系统定制的集成电路。，为用户的特定系统定制的集成电路。如彩电如彩电RGB三基色处理芯片、三基色处理芯片、投影机的数字微镜投影机的数字微镜DMD芯片等。芯片等。1、模拟、模拟ASIC：除目前传

8、统的运算放大器、除目前传统的运算放大器、功率放大器等电路外，功率放大器等电路外，模拟模拟ASIC由由线性阵线性阵列列和和模拟标准单元模拟标准单元组成，组成，它的发展还相当缓慢，它的发展还相当缓慢，其原因是模拟电路的其原因是模拟电路的频带宽度、频带宽度、精度、精度、增益和动态范围等增益和动态范围等暂时还没有一个最佳的办法加以描述和控制。暂时还没有一个最佳的办法加以描述和控制。但其发展势在必行：但其发展势在必行：模拟模拟ASIC可减少芯片面积，可减少芯片面积，提高性能，降低费用，提高性能，降低费用，扩大功能，扩大功能，降低功耗，降低功耗，提高可靠性，提高可靠性，缩短开发周期。缩短开发周期。2、数字

9、、数字ASIC：2.1全定制集成电路全定制集成电路是厂家按规定的功能、性能要求，对电路的结构布局、布线均进行专是厂家按规定的功能、性能要求，对电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最佳利用。门的最优化设计，以达到芯片的最佳利用。半定制集成电路半定制集成电路由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器件等，用户利用专门的软件进行必要的连接，从而设计出所需要的专用集成电路。件等，用户利用专门的软件进行必要的连接，从而设计出所需要的专用集成电路。2.2门阵列（门阵列（GateArray）是按传统阵列和组合阵

10、列（是按传统阵列和组合阵列（PMOS和和NMOS晶体管行晶体管行）在硅片上）在硅片上制成具有标准逻辑门的形式，制成具有标准逻辑门的形式，它是不封装的半成品，它是不封装的半成品，生产厂家可根据用户要求，生产厂家可根据用户要求，在掩膜在掩膜中制作出互连的图案（码点），中制作出互连的图案（码点），最后封装为成品，最后封装为成品，再提供给用户。再提供给用户。标准单元（标准单元（StandardCell）是由是由IC厂家将预先设置好、厂家将预先设置好、经过测试且具有一定功能的逻辑经过测试且具有一定功能的逻辑块作为标准单元存储在数据库中，块作为标准单元存储在数据库中，包括标准的包括标准的TTL、CMOS、

11、存储器、存储器、微处理器及微处理器及I/O电路电路的专用单元阵列。的专用单元阵列。什么是掩膜？什么是掩膜？在半导体制造中，在半导体制造中，许多芯片工艺步骤许多芯片工艺步骤采用光刻技术，用采用光刻技术，用于这些步骤的图形于这些步骤的图形“底片底片”称为掩膜称为掩膜（也称作（也称作“掩模掩模”），其作用是：），其作用是：在硅片上选定的区在硅片上选定的区域中对一个不透明域中对一个不透明的图形模板掩膜，的图形模板掩膜，继而下面的腐蚀或继而下面的腐蚀或扩散将只影响选定扩散将只影响选定的区域。（祥见的区域。（祥见光刻光刻原理原理）提示：掌握提示：掌握曝光法制作电路板曝光法制作电路板3.3.混合混合ASIC

12、ASIC（不是指模数混合的（不是指模数混合的ASICASIC）具有具有PLDPLD可编程功能和逻辑资源，同时有可调用和配置的硬件标准单元模块（如可编程功能和逻辑资源，同时有可调用和配置的硬件标准单元模块（如CPUCPU、RAMRAM、ROMROM、硬件加法器、乘法器、锁相环等）。、硬件加法器、乘法器、锁相环等）。EP2C20的内部结构框图的内部结构框图Stratix器件内部结构框图器件内部结构框图1.3 硬件描述语言硬件描述语言VHDL VHDLVHSIC(Very High Speed Integrated Circuit)Hardware Description Language(Very

13、 High Speed Integrated Circuit)Hardware Description Language VHDLVerilogHDLSystemVerilogSystemC 具有很强的电路描述和建模能力具有很强的电路描述和建模能力具有与具体硬件电路无关和与设计平台无关的特性具有与具体硬件电路无关和与设计平台无关的特性具有良好的电路行为描述和系统描述的能力具有良好的电路行为描述和系统描述的能力87版本、版本、93版本版本1.4 VHDL综合综合 把抽象的实体结合成单个或统一的实体。把抽象的实体结合成单个或统一的实体。即即将用行为和功能层次表将用行为和功能层次表达的电子系统转换为

14、低层次的便于具体实现的模块组合装配的过程。达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。编编译译器器和和综综合合功功能能比比较较这种代码限于特定这种代码限于特定CPU而不能而不能移植，不代表硬件结构移植，不代表硬件结构代表特定的硬件结构，不依赖任何特代表特定的硬件结构，不依赖任何特定硬件环境，能容易地移植到任何通定硬件环境，能容易地移植到任何通用的硬件环境中。用的硬件环境中。1.4 VHDL综合综合 图图1-3VHDL综合器运行流程综合器运行流程强调电路的行为和功强调电路的行为和功能能，而不是电路如何，而不是电路如何实现。实现。选择电路的实现方案，选选择电路的实现方案，选择一种能

15、充分满足各项约择一种能充分满足各项约束条件且成本最低的实现束条件且成本最低的实现方案方案1.5 基于基于VHDL的的自顶向下自顶向下设计方法设计方法 传统的系统硬件自底向上自底向上（bottom up)设计方法（附：（附：1/100秒表的功能要求秒表的功能要求:（1）精度应大于）精度应大于1/100s (2)计时器的最长计时时间为计时器的最长计时时间为1h（3）设计复位和启）设计复位和启/停开关停开关 复位开关的功能：只要一按复位开关，计时应立即终止，并对复位开关的功能：只要一按复位开关，计时应立即终止，并对 计时器清零。计时器清零。启启/停开关的功能：按一下启停开关的功能：按一下启/停开关，

16、计时器开始计时；再按一停开关，计时器开始计时；再按一下启下启/停开关，计时器终止计时；）停开关，计时器终止计时；）主要步骤：1.根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；2.根据技术规格书和系统控制流图，对系统功能进行细化，合理地划分功能模块，并画出系统的功能框图；3.进行功能模块的细化和电路设计；4.各模块电路设计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后 完成整个系统的硬件设计；（特点：整个设计从最底层开始设计，直到最高层设计完毕）AM收音机原理框图收音机原理框图HX108-2AM收音机原理图收音机原理图黑白电视机的电路原理图黑白电视机的电路原理

17、图1.5.2 基于基于VHDL的自顶向下设计方法的自顶向下设计方法自顶向下自顶向下设计方法：就是从系统总体要求出发，自上向下 地逐步将设计内容细化，最后完成系统硬件的整体设计，分为三个层次：第一层次：行为描述：实质上就是对整个系统的数学模型的描述。例1-1 约翰逊六进制计数器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY counter ISPORT(clk:IN STD_LOGIC;rs:IN STD_LOGIC;count_out:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END counter;nARCHITECTU

18、RE behav OF counter ISnSIGNAL next_count:STD_LOGIC_VECTOR(2 DOWNTO 0);nBEGINn PROCESS(rs,clk)n BEGINn IF rs=0 THEN next_countnext_countnext_countnext_countnext_countnext_countnext_countnext_count=XXX;n END CASE;nEND IF;n count_out=next_count AFTER 10 ns;nEND PROCESS;nEND behav;第二层次：第二层次：RTL RTL 方式描述

19、：方式描述：用用具体的门电路、运算器（具体的门电路、运算器（+、*、）、寄存器、）、寄存器、异步或同步状态机，数据通路异步或同步状态机，数据通路等来描述行为部分。等来描述行为部分。例例1-2 1-2 六进制计数器六进制计数器LIBRARY IEEE;LIBRARY IEEE;USE IEEE.STD_LDGIC_1164.ALL;USE IEEE.STD_LDGIC_1164.ALL;USE WORK.NEW.ALL;USE WORK.NEW.ALL;ENTITY counter ISENTITY counter ISPORT(clk,rs:IN STD_LOGIC;PORT(clk,rs:I

20、N STD_LOGIC;q1,q2,q3:OUT STD_LOGIC);q1,q2,q3:OUT STD_LOGIC);END counter;END counter;ARCHITECTURE rt1 OF counter ISCOMPONENT dff PORT(d,rs,clk,IN STD_LOGIC;q:OUT STD_LOGIC);END COMPONENT;COMPONENT djkPORT(j,k,rs,clk:IN STD_LOGIC;q:OUT STD_LOGIC);END COMPONENT;COMPONENT and2 PORT(a,b,IN STD_LOGIC;c:OU

21、T STD_LOGIC);END COMPONENT;COMPONENT nor2 PORT(a,b:IN STD_LOGIC;c:OUT STD_LOGIC);END COMPONENT;SIGNAL jin,kin,q1_out,q2_out,q3_out:STD_LOGIC;BEGINu1:nor2 PROT MAP(q3_out,q2_out,jin);u2:and2 PROT MAP(q3_out,q2_out,kin);u3:djk PORT MAP(jin,kin,rs,clk,q1_out);u4:dff PORT MAP(q1_out,rs,clk,q2_out)u5:dff

22、 PORT MAP(q2_out,rs,clk,q3_out);q1=q1_out;q2=q2_out;q3=q3_out;END rtl;第三层次：逻辑综合：利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件（门级网络表）并采用优化算法实现最小化。逻辑综合：把VHDL语言或原理图翻译成基本的与或非门的连接关系。布局布线：把与或非门的连接关系(即门级网络表)用芯片内部的可编程结构和连线来实现。图图1-4自顶向下的设计流程自顶向下的设计流程1.6 EDA技术的优势技术的优势 可以在电子设计的各个阶段、各个层次进行计算机模拟验证可以在电子设计的各个阶段、各个层次进行计算机模拟验

23、证有各类库的支持有各类库的支持 某些某些HDLHDL语言也是文档型的语言语言也是文档型的语言(如如VHDL)VHDL)日益强大的逻辑设计仿真测试技术日益强大的逻辑设计仿真测试技术 设计者拥有完全的自主权，再无受制于人之虞设计者拥有完全的自主权，再无受制于人之虞 良好的可移植与可测试性，为系统开发提供了可靠的保证良好的可移植与可测试性，为系统开发提供了可靠的保证 能将所有设计环节纳入统一的自顶向下的设计方案中能将所有设计环节纳入统一的自顶向下的设计方案中 自动设计能力、不同内容的仿真模拟、完整的测试自动设计能力、不同内容的仿真模拟、完整的测试 1.7 设计流程设计流程 图图1-5应用于应用于FP

24、GA/CPLD的的EDA开发流程开发流程1.7.1设计输入设计输入(原理图原理图HDL文本编辑文本编辑)1.图形输入图形输入状态图输入状态图输入波形图输入波形图输入原理图输入原理图输入在在EDA软件的图形编辑界面上绘软件的图形编辑界面上绘制能完成特定功能的电路原理图制能完成特定功能的电路原理图2.HDL文本输入文本输入将使用了某种硬件描述语言将使用了某种硬件描述语言(HDL)的电路设计文本，的电路设计文本，如如VHDL或或Verilog的源程序，进行编辑输入。的源程序，进行编辑输入。掌握掌握1.7.2综合综合 整个综合过程就是将设计者在整个综合过程就是将设计者在EDAEDA平台上编辑输入的平台

25、上编辑输入的HDLHDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行制条件进行编译、优化、转换和综合编译、优化、转换和综合，最终获得，最终获得门级电路门级电路甚至更底甚至更底层的电路描述层的电路描述网表文件网表文件。1.7.3适配适配 将由综合器产生的网表文件配置于指定的目标器件将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如中，使之产生最终的下载文件，如sofsof、pofpof等格式的文等格式的文件。件。1.7.4时序仿真与功能仿真时序仿真与功能仿真 时序仿真时序仿真 接近真实器件运

26、行特性的仿真接近真实器件运行特性的仿真仿真文件中己包含了器件硬件特仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。性参数，因而，仿真精度高。功能仿真功能仿真 直接对直接对VHDLVHDL、原理图描述或其他描、原理图描述或其他描述形式的逻辑功能进行测试模拟以述形式的逻辑功能进行测试模拟以了解其实现的功能是否满足原设计了解其实现的功能是否满足原设计的要求的过程，的要求的过程，仿真过程不涉及任仿真过程不涉及任何具体器件的硬件特性。何具体器件的硬件特性。FPGAFPGA与与CPLDCPLD的的辨辨别别和和分分类类主主要要是是根根据据其其结结构构特特点点和和工工作作原原理理。通通常常的的分分类类方

27、法是：方法是：C 将将以以乘乘积积项项结结构构方方式式构构成成逻逻辑辑行行为为的的器器件件称称为为CPLDCPLD，如如LatticeLattice的的ispLSIispLSI系系列列、XilinxXilinx的的XC9500XC9500系系列列、AlteraAltera的的MAX7000SMAX7000S系系列列和和Lattice(Lattice(原原Vantis)Vantis)的的MachMach系列等。系列等。C 将将以以查查表表法法结结构构方方式式构构成成逻逻辑辑行行为为的的器器件件称称为为FPGAFPGA，如如XilinxXilinx的的SPARTANSPARTAN系列、系列、Alt

28、eraAltera的的FLEX10KFLEX10K或或ACEX1KACEX1K系列等。系列等。编程下载编程下载通常，对通常，对CPLDCPLD的下载的下载称为称为编程编程(Program)(Program)，对对FPGAFPGA中的中的SRAMSRAM进行直接下载进行直接下载的方式称为的方式称为配置配置(Configure)(Configure)但对于但对于反熔丝结构和反熔丝结构和flashflash结构的结构的FPGAFPGA的下载和对的下载和对FPGAFPGA的专用配置的专用配置ROMROM的下载仍称为的下载仍称为编程。编程。最后是将含有载入了设计的最后是将含有载入了设计的FPGAFPGA

29、或或CPLDCPLD的的硬件系统进行统一测试，以便最终验证设计硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除项目在目标系统上的实际工作情况，以排除错误，改进设计。错误，改进设计。硬件测试硬件测试1.8 ASIC及其设计流程及其设计流程 ASIC(ApplicationSpecificIntegratedCircuits，专用集成电路，专用集成电路)图图1-6ASIC分类分类vASICASIC是相对于通用集成电路而言是相对于通用集成电路而言的，的，ASICASIC主要指用于某一专门用途主要指用于某一专门用途的集成电路器件。的集成电路器件。vASICASIC分类大致可

30、分为数字分类大致可分为数字ASICASIC、模拟模拟ASICASIC和数模混合和数模混合ASICASIC。按版图结构及制造方法分，有半定制按版图结构及制造方法分，有半定制(Semi-custom)(Semi-custom)和全定制和全定制(Full-custom)(Full-custom)两种实现方法。两种实现方法。全定制方法全定制方法 是一种基于晶体管级的，手工设计版图的制造方法。半定制法半定制法 是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。ASIC设计方法设计方法全定制法全定制法半定制法半定制法门阵列法门阵列法标准单元法标准单元法可编程逻辑器件法

31、可编程逻辑器件法1.8.1ASIC设计简介（参见设计简介（参见1.2EDA技术实现目标）技术实现目标）1.8.2一般一般ASIC设计的流程设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程1.8.2一般ASIC设计的流程图图1-8ASIC设计流程设计流程什么叫流片？什么叫流片？像流像流水

32、线一样通过水线一样通过一系列工艺步一系列工艺步骤制造芯片。骤制造芯片。即即从一个电路从一个电路图到一块芯片，图到一块芯片，检验每一个工检验每一个工艺步骤是否可艺步骤是否可行，检验电路行，检验电路是否具备我们是否具备我们所要的性能和所要的性能和功能。如果流功能。如果流片成功，就可片成功，就可以大规模地制以大规模地制造芯片。造芯片。1.9 常用常用EDA工具工具 1.9.1设计输入编辑器设计输入编辑器1.9.2HDL综合器综合器FPGACompilerII、DC-FPGA综合器、综合器、SynplifyPro综合器、综合器、LeonardoSpectrum综合综合器和器和PrecisionRTLS

33、ynthesis综合器综合器 1.9.3仿真器仿真器VHDL仿真器仿真器Verilog仿真器仿真器MixedHDL仿真器仿真器其他其他HDL仿真器仿真器1.9.4适配器适配器(布局布布局布线器线器)1.9.5下载器下载器(编程器编程器)适配器的任务是完成目标系统在器件上的布局布线适配器的任务是完成目标系统在器件上的布局布线1.10 QuartusII 简介简介 图图1-9QuartusII设计流程设计流程1.11 IP核简介核简介 IP(IntellectualProperty)软软IP固固IP硬硬IP使用VHDL等硬件描述语言描述的功能块完成了综合的功能块厂家固化在芯片中的功能块1.8v逻辑

34、单元（LE）ARM 922 CoresProcessor RAM Kbits嵌入式RAM KbitsEPXA14160138452EPXA41664011536208EPXA103840013072320Excalibur片内集成硬核CPU（ARM922T）的PLD/FPGA产品本站对该芯片评级：本站对该芯片评级：简评：简评：使用不多，主要用于ASIC验证和科研，不推广Altera可编程逻辑器件可编程逻辑器件Excalibur片内集成硬核CPU（ARM922T）EP2C20的内部结构框图的内部结构框图8051单片机IP核应用 K KX康芯科技1.12 EDA的发展趋势的发展趋势 在一个芯片上完

35、成的系统级的集成已成为可能在一个芯片上完成的系统级的集成已成为可能可编程逻辑器件开始进入传统的可编程逻辑器件开始进入传统的ASIC市场市场EDA工具和工具和IP核应用更为广泛核应用更为广泛高性能的高性能的EDA工具得到长足的发展工具得到长足的发展计算机硬件平台性能大幅度提高，为复杂的计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理基础。设计提供了物理基础。习习 题题 1-1叙述叙述EDA的的FPGA/CPLD设计流程。设计流程。1-2IP是什么？是什么？IP与与EDA技术的关系是什么？技术的关系是什么？1-3叙述叙述ASIC的设计方法。的设计方法。1-4FPGA/CPLD在在ASIC

36、设计中有什么用处？设计中有什么用处？1-5简述在基于简述在基于FPGA/CPLD的的EDA设计流程中所涉及的设计流程中所涉及的EDA工具，及其在整个流程中的作用。工具，及其在整个流程中的作用。作业作业(查资料查资料）EDA常用软件常用软件：EWB、PSPICE、OrCAD、Protel、PCAD、Viewlogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。等等。1、电子电路设计与仿真工具电子电路设计与仿真工具:SPICE/PSPICE；EWB；Matlab；SystemView；MMICAD等。等。2、PCB设计软件设计软件:Protel；OrCAD；Viewlogic；PowerPCB；CadencePSD；ExpeditionPCB；ZukenCadStart；SPICE；PCBStudio；TANGO等等。等等。3、IC设计软件设计软件:Cadence、MentorGraphics和和Synopsys。4、PLD设计工具设计工具:ALTERA：MAX+PLUSII、QuartusII;XILINX：Foundation、ISE。5、其它其它EDA软件软件:如专门用于微波电路设计和电力载波工具、如专门用于微波电路设计和电力载波工具、PCB制作和制作和工艺流程控制等领域的工具，工艺流程控制等领域的工具，