FPGA集成开发环境搭建.ppt

《FPGA集成开发环境搭建.ppt》由会员分享，可在线阅读，更多相关《FPGA集成开发环境搭建.ppt（99页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系第三章第三章 集成开发环境基础集成开发环境基础v集成开发环境建立集成开发环境建立ISE的安装与配置的安装与配置ModelSim的安装与配置的安装与配置Synplify的安装与配置的安装与配置ChipScope的安装与配置的安装与配置v集成开发环境使用集成开发环境使用ISE工程开发基础工程开发基础ModelSim仿真技术入门仿真技术入门Synplify综合技术入门综合技术入门集成开发环境使用的常见问题集成开发环境使用的常见问题嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置vISE fo

2、r Windows主要版本主要版本ISE 4.x，ISE 5.x 已经很少使用已经很少使用ISE 6.3testbench变为变为.v文件文件ISE 7.1.4 面向中低端芯片的成熟工具面向中低端芯片的成熟工具可支持可支持Virtex 4,支持中文注释支持中文注释ISE 8.2较稳定的集成开发环境较稳定的集成开发环境ISE 9.1规模急剧增大，后继版本规模急剧增大，后继版本10G以上以上ISE 10.x支持支持Virtex 5ISE 12.x支持支持Virtex 6，适用，适用windows 7系统系统 售价约售价约3,000美元美元注：注：ISE对主机硬件配置要求较高对主机硬件配置要求较高嵌

3、入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置vISE 简介简介XILINX公司的公司的FPGA集成开发环境；集成开发环境；包包括括设设计计输输入入、仿仿真真（Simulate）、综综合合（Synthesize）、布布局局布布线线（Place&Route）、生生成成BIT文文件件、配配置置、在在线线调试等功能；调试等功能；支持多种第三方工具：支持多种第三方工具：ModelSim，Synplify等；等；ISE用用于于FPGA逻逻辑辑设设计计开开发发，如如需需使使用用XILINX芯芯片片的的PowerPC或或MicroBlaze嵌入式处理器，则使用嵌

4、入式处理器，则使用EDK工具。工具。嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置vISE 7.1 的安装与配置（后继版本类似）的安装与配置（后继版本类似）1）检查系统时间正常；）检查系统时间正常；1）三张光盘按顺序安装；）三张光盘按顺序安装；2）安装的补丁，只有增加此补丁才可以支持）安装的补丁，只有增加此补丁才可以支持Virtex 4系列芯片。系列芯片。嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v按照提示安装按照提示安装嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安

5、装与配置的安装与配置v接受许可接受许可嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v输入序列号输入序列号嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v安装路径安装路径不允许不允许中文路径中文路径嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v默认设置即可默认设置即

6、可嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v确认安装确认安装嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v后两张光盘按照同样的步骤安装在同一目录下。后两张光盘按照同样的步骤安装在同一目录下。v安装补丁安装补丁 ，按提示安装即可。，按提示安装即可。vIP补丁为可选，解压覆盖即可补丁为可选，解压覆盖即可嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v启动启

7、动 ，注意检验启动提示版本是否为，注意检验启动提示版本是否为7.1.4 嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE的安装与配置的安装与配置v正常启动界面正常启动界面嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置vModelSim简介简介Mentor公司的公司的HDL语言仿真软件；语言仿真软件；唯一的单内核支持唯一的单内核支持VHDL和和Verilog混合仿真的仿真器；混合仿真的仿真器；对对SystemC直接支持，和直接支持，和HDL任意混合；任意混合；支持支持SystemVerilog的设计功能；的设计功能；

8、分几种不同的版本：分几种不同的版本：SE、PE、LE和和OEM：SE为最高级版本，支持为最高级版本，支持PC、UNIX和和LINUX混合平台；混合平台；XE为为Xilinx的的OEM版本。版本。vISE中可直接调用中可直接调用ModelSim仿真，也可以独立使仿真，也可以独立使用用ModelSim进行仿真。进行仿真。嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置vModelSim for Windows常用版本常用版本5.xX已经较少使用，仿真速度较慢已经较少使用，仿真速度较慢20,000美元美元6.0X（X标号为标号为a,b,c,d）

9、6.1X6.2X6.5X（支持（支持Windows 7平台）平台）注：注：1）各个二级版本号不同版本间）各个二级版本号不同版本间仿真库不通用仿真库不通用；2）功能和使用方法基本相同。）功能和使用方法基本相同。嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置vModelSim 6.0D的安装与配置的安装与配置注意：安装前必须检查系统时间是否正常，使用时不注意：安装前必须检查系统时间是否正常，使用时不允许时间回调允许时间回调嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v选择完整版安装

10、选择完整版安装嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v按提示安装按提示安装嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v同样不能安装在中文路径下同样不能安装在中文路径下嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v安安装装此此步步骤骤时时一一定定要要选选“否否”，否否则则后后续续无无法法完完成，只能重新安装成，只能重新安装嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配

11、置的安装与配置v后续几步可任意选择后续几步可任意选择嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置vLicense选择选择Close，不要使用向导生成，此时，不要使用向导生成，此时先不要运行先不要运行ModelSim嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v配置配置License新新建建一一个个License目目录录，例例如如 C:flexlm将将license.dat复复制制到到此此目目录录下下注注：早早期期版版本本需需要要配配置置系系统统环环境变量，境变量，6.0以后版

12、本不需要以后版本不需要v检查检查License启动启动ModelSim嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v启动成功界面启动成功界面嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置vModelSim仿真库的配置仿真库的配置前面只完成了软件的安装，前面只完成了软件的安装，SE版本不包含专门版本不包含专门Xilinx FPGA的仿真库；（的仿真库；（XE版本包含）版本包含）需要手工编译仿真库，此过程较为复杂；需要手工编译仿真库，此过程较为复杂；如果二级版本号相同（如如果二级版

13、本号相同（如6.0d和和6.0e），可以直接从已），可以直接从已配置好的系统中进行复制，并进行库的映射；配置好的系统中进行复制，并进行库的映射；先安装先安装ISE，才能进行仿真库的编译。，才能进行仿真库的编译。嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v1）修改配置文件）修改配置文件将安装目录下的将安装目录下的modelsim.ini文件文件的只读属性去掉，否则生成的仿真的只读属性去掉，否则生成的仿真库无法添加到配置文件中。库无法添加到配置文件中。v2）创建仿真库目录）创建仿真库目录在安装目录下新建目录在安装目录下新建目录/Xili

14、nx/Verilog 一个二级目录一个二级目录 （理论上目录名称和位置可以任意，（理论上目录名称和位置可以任意，映射正确即可）映射正确即可）v3）运行）运行ModelSim，设置库路径，设置库路径嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v选择我们所新建的目录为仿真库目录选择我们所新建的目录为仿真库目录嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v目的是生成三个库目的是生成三个库unisims_versimprims_verXilinxCoreLib_ver 下面以下面以u

15、nisims_ver为为例，介绍编译方法例，介绍编译方法嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v4）新建一个库）新建一个库在在workspace区域右键区域右键 New-Library嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v在对话框中输入在对话框中输入unisims_ver嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v5）编译）编译unisims_ver库库注意：注意：1）先选中先选中unisims_ve

16、r，然后再，然后再Compile 2）弹出窗口中）弹出窗口中Library名称名称一定要改为一定要改为unisims_ver嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v源文件定位源文件定位查找范围选择查找范围选择ISE的安装目录的安装目录找到找到/verilog/src 目录目录我们所需要我们所需要的三个库的三个库嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v打开打开unisims文件夹文件夹这里是各种库的这里是各种库的Verilog源码源码全选，进行全选，进行Compil

17、e（注意：实际不能这样做）（注意：实际不能这样做）嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v先选择一半文件进行编译先选择一半文件进行编译原因是全选导致命令行过长溢出，原因是全选导致命令行过长溢出，ModelSim崩溃崩溃全部完成后，点击全部完成后，点击Done嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v6）编辑仿真库）编辑仿真库选中选中unisims_ver，右键，右键Edit映射物理仿真库映射物理仿真库嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系M

18、odelSim的安装与配置的安装与配置v此时打开此时打开modelsim.ini文件文件可选步骤：绝对路径修改为相对路径可选步骤：绝对路径修改为相对路径:D:/Modeltech_6.0/Xilinx/verilog/unisims_ver$MODEL_TECH/./Xilinx/verilog/unisims_ver嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v按照同样的步骤建立和配置其它两个库按照同样的步骤建立和配置其它两个库simprims_ver（文件较少，可以一次性编译）（文件较少，可以一次性编译）XilinxCoreLib

19、_ver（文件较多，分两次编译）（文件较多，分两次编译）嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v注意事项注意事项在在编编译译库库过过程程中中，如如果果重重新新启启动动ModelSim，工工作作路路径径需要重新设置需要重新设置检检查查根根目目录录下下/Xilinx/verilog/是是否否包包含含三三个个仿仿真真库库目录目录嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim的安装与配置的安装与配置v7）与）与ISE进行关联进行关联启动启动ISE，关联，关联ModelSim，通常能自动关联，通常能自动关

20、联嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置vSynplify简介简介Synplicity公司针对公司针对FPGA和和CPLD实现的逻辑综合工具；实现的逻辑综合工具；Synplicity在在2004年年的的全全球球FPGA市市场场占占有有率率以以绝绝对对领领先的先的67；自自动动对对关关键键路路径径做做Retiming，可可以以提提高高性性能能高高达达25%；支支持持VHDL和和Verilog的的混混合合设设计计输输入入，并并支支持持网网表表*.edn文件的输入；文件的输入；Pipeline功功能能提提高高了了乘乘法法器器和和ROM

21、的的性性能能；有有限限状状态态机机优化器可以自动找到最优的编码方法；优化器可以自动找到最优的编码方法；嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置vSynplify简介简介Synplicity公司公司2008年被年被Synopsys公司收购；公司收购；主要产品系列：主要产品系列：SynplifySynplify ProSynplify Premier Synplify DSP 注：软件规模也越来越庞大，综合和调试能力越来越强注：软件规模也越来越庞大，综合和调试能力越来越强嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系

22、Synplify的安装与配置的安装与配置vSynplify Pro 常用版本常用版本7.6,7.7.1经典版经典版8.1,8.2,8.58.1和和8.5较为稳定较为稳定注：注：7.x和和8.x在在windows vista和和windows 7下可能无法下可能无法 正常使用正常使用vISE中可直接调用中可直接调用Synplify Pro综合，也可以独立综合，也可以独立使用使用Synplify Pro进行综合。进行综合。嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置vSynplify Pro 8.1的安装与配置的安装与配置嵌入式系统工程系

23、嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置v不使用不使用FLEXLMv不能安装在中文路径下不能安装在中文路径下嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置vLicense选择选择Node-locked或者或者No ChangeLicense选择方式十分重要选择方式十分重要嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置v记录环境变量记录环境变量有可能生成路径不同有可能生成路径不同嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系

24、统工程系Synplify的安装与配置的安装与配置v功能选择功能选择Synplify Pro必选，其他可选必选，其他可选嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置vIdentify是可选工具，可以不安装是可选工具，可以不安装嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify的安装与配置的安装与配置v执行执行 readme.txt文件中的操作文件中的操作v完成后运行完成后运行synplify pro 8.1，选择，选择YES，修改更，修改更新方式新方式 嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式

25、系统工程系Synplify的安装与配置的安装与配置v与与ISE关联关联启动启动ISE，关联，关联Synplify Pro，通常能自动关联，通常能自动关联嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ChipScope的安装与配置的安装与配置vChipScope 简介简介XILINX自有的一款软件在线逻辑分析仪自有的一款软件在线逻辑分析仪可观察可观察FPGA内部的任何信号内部的任何信号更高版本的更高版本的ISE集成集成ChipScope 包括三个工具：包括三个工具：ChipScope Pro Core InsertChipScope Pro Core GeneratorChip

26、Scope Pro Analyzer嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ChipScope的安装与配置的安装与配置vChipScope 的安装的安装必须安装与必须安装与ISE版本号一致的版本号一致的ChipScope，例如：，例如：ISE 7.1.4 需要配套安装需要配套安装 ChipScope如如果果版版本本号号不不一一致致，Core Insert和和Core Generator无无法法使使用用；Analyzer只只有有下下载载功功能能，观观测测调调试试功功能能可可能能失效。失效。vChipScope Pro 7.1.4 的安装与配置的安装与配置可可直直接接安安装

27、装ChipScope_Pro_7_1_04i_pc.exe，不不需需要安装原始的要安装原始的ChipScope_Pro_7_1i_pc.exe安装过程较为简单，为便于管理，可安装在安装过程较为简单，为便于管理，可安装在ISE目录下：目录下：如，如，C:XilinxChipScope_Pro_7_1i嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ChipScope的安装与配置的安装与配置v检查版本号检查版本号v安装成功后安装成功后ISE的的Process View中会出现，与中会出现，与ISE的关的关联与其他软件类似联与其他软件类似嵌入式系统工程系嵌入式系统工程系嵌入式系统工程

28、系嵌入式系统工程系ISE项目开发基础项目开发基础vFPGA一般设计流程一般设计流程设计输入设计输入功能仿真功能仿真综合综合实现与布局布线实现与布局布线器件编程器件编程推荐使用板级仿真推荐使用板级仿真嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础vFPGA一般设计流程一般设计流程 的另一种描述的另一种描述嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE工程开发基础工程开发基础vFPGA前期设计流程前期设计流程功能分析功能分析接口定义接口定义算法设计算法设计编码实现编码实现功能验证功能验证N代码化简代码化简综合布线综合布线YN联

29、调联调YNY后续实现流程后续实现流程设计输入设计输入嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE工程开发基础工程开发基础v工程开发实例工程开发实例1：LED显示控制显示控制源于源于FPGA实验箱上实验箱上8个个LED的显示实验的显示实验输入：时钟信号、复位信号输入：时钟信号、复位信号输出：控制输出：控制8个个LED的的8位输出信号、其他引脚控制信号位输出信号、其他引脚控制信号功能描述：功能描述：1）LED从左到右循环显示从左到右循环显示2）LED从右到左循环显示从右到左循环显示3）改变显示频率）改变显示频率4）其他显示顺序）其他显示顺序后三个请自行设计实现！后三个请自

30、行设计实现！嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE工程开发基础工程开发基础v启动启动ISE，创建一个新工程，创建一个新工程File-New Project必须英文路径必须英文路径HDL代码代码原理图原理图嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE工程开发基础工程开发基础v芯片选择和工具选择芯片选择和工具选择芯片系列芯片系列特定芯片型号特定芯片型号封装类型封装类型速度等级速度等级顶层模块类型顶层模块类型综合工具，综合工具，XST或或Synplify Pro仿真工具，仿真工具，ModelSim或或ISESimulator语言类型语言类型

31、Verilog或或VHDL嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE工程开发基础工程开发基础v创建工程资源文件，可稍后创建新文件创建工程资源文件，可稍后创建新文件嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v添加工程资源文件，可稍后添加已有文件添加工程资源文件，可稍后添加已有文件嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v工程基本信息工程基本信息嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础可随时修改工程配置可随时修改

32、工程配置嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v顶层原理图设计顶层原理图设计Project-New SourceSchematic较少使用较少使用描述顶层模块中子模块描述顶层模块中子模块的端口连接的端口连接嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v顶层原理图设计顶层原理图设计.sch文件文件嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v顶层顶层HDL设计设计Project-New SourceVerilog Module端口定义端口定义

33、.可在此处声明可在此处声明.可以在文件中声明可以在文件中声明嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v顶层顶层HDL设计设计产生模板产生模板空空Module保留字为蓝色保留字为蓝色原语为褐色原语为褐色条件编译为紫色条件编译为紫色注释为绿色注释为绿色通常采用通常采用Module View视图视图嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础vProcess View简介简介单击单击Module View中的源文件中的源文件综合综合实现实现生成配置文件生成配置文件在线逻辑分析仪在线逻辑分析仪约束约

34、束嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础vProcess View简介简介只用于测试文只用于测试文件中所包含的件中所包含的模型模型时序约束时序约束引脚约束引脚约束面积约束面积约束直接文本编辑直接文本编辑RTL原理图原理图RTL电路图电路图综合报告综合报告右键右键 综合选项综合选项右键右键 翻译选项翻译选项右键右键 映射选项映射选项右键右键 布局布线选项布局布线选项右键右键 生成配置文件生成配置文件选项选项嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v代码编写代码编写仿真时延定义仿真时延定义

35、接口信号定义接口信号定义接口方向声明接口方向声明接口类型声明接口类型声明参数定义参数定义嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v代码编写代码编写定义内部信号定义内部信号数据流描述数据流描述嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v代码编写代码编写行为描述行为描述嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v代码编写代码编写行为描述行为描述嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v创建

36、仿真文件创建仿真文件Project-New SourceVerilog Test Fixture关联待测试模块关联待测试模块嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v产生测试模板产生测试模板四种仿真功能四种仿真功能嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ISE项目开发基础项目开发基础v添加仿真描述添加仿真描述生成时钟生成时钟设置复位信号设置复位信号如果有其它输入如果有其它输入增加其输入模型增加其输入模型嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门vISE中调

37、用中调用ModelSim保存所有设计文件保存所有设计文件单击测试文件单击测试文件单击单击Simulate Behavior Model嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v语法检查语法检查v在在ISE中修改设计文件中修改设计文件v关闭关闭ModelSim，重新仿真，重新仿真v参数参数TP错误错误#TP嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门模块关系模块关系所选中模所选中模块信号表块信号表仿真波形仿真波形工作台工作台此时只有外部接口信号此时只有外部接口信号嵌入式系统

38、工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v最大化波形窗口最大化波形窗口v某些版本默认不显示仿真工具条某些版本默认不显示仿真工具条右键右键-simulate嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v工具栏常用按钮简介工具栏常用按钮简介Break 中止仿真中止仿真Run 从当前时刻开始从当前时刻开始执行一个仿真步长执行一个仿真步长Restart 清除波形清除波形下次从下次从0时刻开始时刻开始Run All 从当前时刻从当前时刻开始一直执行下去开始一直执行下去常用常用Restart和

39、和Run All的组合的组合Cursor的设置和删除的设置和删除所选中信号的跳变位置定位所选中信号的跳变位置定位波形左右缩放波形左右缩放Zoom full 当前已仿真波形全屏当前已仿真波形全屏嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v外部信号仿真外部信号仿真点击点击全绿是由于信号过密全绿是由于信号过密观察输入激励生成和输出是否符合要求观察输入激励生成和输出是否符合要求嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v内部信号仿真内部信号仿真向波形中添加信号向波形中添加信号1）

40、将整个模块添加）将整个模块添加2）添加所需信号）添加所需信号根据需要添加根据需要添加数量越多仿真越慢数量越多仿真越慢嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v波形窗口编辑波形窗口编辑插入分隔线：插入分隔线：便于分隔信号便于分隔信号嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v波形窗口编辑波形窗口编辑信号基数或编码转换信号基数或编码转换Edit-Select All右键选择右键选择Radix便于多位信号的观测便于多位信号的观测嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系

41、嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v仿真测试文件仿真测试文件使用使用嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v仿真测试文件仿真测试文件使用使用大约仿真大约仿真125ms后看到后看到LED_DATA输出发生变化输出发生变化若观测若观测LED循环显示过程，时间较长循环显示过程，时间较长嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系ModelSim仿真技术入门仿真技术入门v调试技术调试技术如果没有实现功能，通过波形或者如果没有实现功能，通过波形或者$输出信息定位错误；输出信息定位错误；选选择择错错

42、误误的的信信号号Signal_a，观观察察其其波波形形与与Verilog行行为为描描述的差别；述的差别；如如果果于于Signal_a的的控控制制信信号号错错误误，再再观观察察其其波波形形与与Verilog行为描述的差别；行为描述的差别；以此类推，最终定位错误原因，修改设计。以此类推，最终定位错误原因，修改设计。1)反向调试反向调试2)错误可能是源文件造成，也可能是仿真文件造成错误可能是源文件造成，也可能是仿真文件造成嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify综合技术入门综合技术入门vISE中调用中调用Synplify Pro单击源文件的顶层文件（不是仿真文

43、件）单击源文件的顶层文件（不是仿真文件）也可以先使用也可以先使用Synplify Pro做语法检查做语法检查1.综合错综合错误误嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify综合技术入门综合技术入门v综合结果（错误）综合结果（错误）View Synthesis Report嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify综合技术入门综合技术入门v综合结果（正确）综合结果（正确）View Synthesis ReportSynplify中双击中双击.srm文件文件嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Sy

44、nplify综合技术入门综合技术入门v查看电路图查看电路图v观测关键路径观测关键路径嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify综合技术入门综合技术入门vSynplify Pro选项使用（非常重要）选项使用（非常重要）右键属性右键属性设置目标时钟频率设置目标时钟频率(可以设置实际的可以设置实际的110%)设置综合技术选项设置综合技术选项嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系Synplify综合技术入门综合技术入门v重新综合重新综合查看查看Synplify中的结果中的结果只有只有Worst Slack为正值才能实现为正值才能实现FPG

45、A的功能设计的功能设计如果如果Worst Slack为负值，需要查看关键路径，找出组为负值，需要查看关键路径，找出组合逻辑的问题，修改设计合逻辑的问题，修改设计嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系集成开发环境使用的常见问题集成开发环境使用的常见问题v1 修改了设计，但调用修改了设计，但调用ModelSim仿真结果不变仿真结果不变源文件未保存源文件未保存v2 仿真没有任何输出波形的变化仿真没有任何输出波形的变化时钟和复位信号生成不正确时钟和复位信号生成不正确v3 提示仿真库不存在提示仿真库不存在ModelSim SE的手工编译库配置错误的手工编译库配置错误v4 综合成

46、功后，不出现综合成功后，不出现“对号对号”系统时间有问题系统时间有问题v4 上述步骤完成就可以到上述步骤完成就可以到FPGA验证？验证？只完成功能仿真和综合，距离实现还有一段距离，不只完成功能仿真和综合，距离实现还有一段距离，不要急于板级调试要急于板级调试嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系嵌入式系统工程系作业作业2v设计一个设计一个32位流水线加法器，使用双重分组跳跃位流水线加法器，使用双重分组跳跃进位链，要求进位链，要求给出源代码和测试文件给出源代码和测试文件仿真波形图仿真波形图综合电路图综合电路图在特定芯片下的综合报告性能分析在特定芯片下的综合报告性能分析撰写设计和测试文档（流水线设计）撰写设计和测试文档（流水线设计）第第15周周末前提交给周周末前提交给按提交时间折算成绩按提交时间折算成绩