《SOI工艺技术》PPT课件.ppt

《《SOI工艺技术》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《SOI工艺技术》PPT课件.ppt（84页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、SOI器件和电路器件和电路制造工艺制造工艺主要内容主要内容集成电路制备工艺集成电路制备工艺SOI的挑战与机遇的挑战与机遇SOI器件和电路制备技术器件和电路制备技术几种新型几种新型SOI电路制备技术电路制备技术集成电路设计与制造的主要流程框架集成电路设计与制造的主要流程框架设计设计芯片检测芯片检测单晶、外单晶、外延材料延材料掩膜版掩膜版芯片制芯片制造过程造过程封装封装测试测试 系系统统需需求求制造业制造业芯片制造过程芯片制造过程由氧化、淀积、离子注入或蒸发由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层形成新的薄膜或膜层曝曝 光光刻刻 蚀蚀硅片硅片测试和封装测试和封装用掩膜版用掩膜版重复重复20-

2、30次次AA集成电路芯片的显微照片集成电路芯片的显微照片集成电路的内部单元集成电路的内部单元(俯视图俯视图)N沟道沟道MOS晶体管晶体管CMOS集成电路集成电路(互补型互补型MOS集成电路集成电路)：目前应用最为广泛的一种集成电路，约占目前应用最为广泛的一种集成电路，约占集成电路总数的集成电路总数的95%以上。以上。集成电路制造工艺集成电路制造工艺前工序前工序后工序后工序辅助工序辅助工序前工序：集成电路制造工序前工序：集成电路制造工序图形转换：图形转换：将设计在掩膜版将设计在掩膜版(类似于照类似于照相底片相底片)上的图形转移到半导体单晶片上上的图形转移到半导体单晶片上掺杂：掺杂：根据设计的需要

3、，将各种杂质掺根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等杂在需要的位置上，形成晶体管、接触等制膜：制膜：制作各种材料的薄膜制作各种材料的薄膜图形转换：图形转换：?光刻：接触光刻、接近光刻、投影光刻、电光刻：接触光刻、接近光刻、投影光刻、电子束光刻子束光刻?刻蚀：干法刻蚀、湿法刻蚀刻蚀：干法刻蚀、湿法刻蚀掺杂：掺杂：?离子注入离子注入 退火退火?扩散扩散制膜：制膜：?氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等?CVD：APCVD、LPCVD、PECVD?PVD：蒸发、溅射：蒸发、溅射前工序：集成电路制造工序前工序：集成电路制造工序 后工序后工序划片划片封装封装测试

4、测试老化老化筛选筛选辅助工序辅助工序超净厂房技术超净厂房技术超纯水、高纯气体制备技术超纯水、高纯气体制备技术光刻掩膜版制备技术光刻掩膜版制备技术材料准备技术材料准备技术隔离技术隔离技术PN结隔离结隔离场区隔离场区隔离绝缘介质隔离绝缘介质隔离沟槽隔离沟槽隔离LOCOS隔离工艺隔离工艺沟槽隔离工艺接触与互连接触与互连Al是目前集成电路工艺中最常用的金是目前集成电路工艺中最常用的金属互连材料属互连材料但但Al连线也存在一些比较严重的问题连线也存在一些比较严重的问题?电迁移严重、电阻率偏高、浅结穿透等电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题连线工艺有望从根本上解决该问题?I

5、BM、Motorola等已经开发成功等已经开发成功目前，互连线已经占到芯片总面积的目前，互连线已经占到芯片总面积的7080%；且连线的宽度越来越窄，；且连线的宽度越来越窄，电流密度迅速增加电流密度迅速增加SOI挑战与机遇挑战与机遇1947年年12月月Schockley等三人等三人发明晶体管，发明晶体管，1956年年获得诺贝尔奖获得诺贝尔奖晶体管和集成电路的发明晶体管和集成电路的发明拉开了人类信息时代的序幕拉开了人类信息时代的序幕1958年年Kilby发发明明第第一一块块集集成成电电路路，2000年年获诺贝尔物理学奖获诺贝尔物理学奖微处理器的性能微处理器的性能808080808086808680

6、2868028680386803868048680486PentiumPentiumPentiumProPentiumPro100 G10 GGiga100 M10 MMegaKilo1970 1980 1990 2000 2010导入期导入期MooresLaw成熟期成熟期器件尺寸缩小带来一系列问题器件尺寸缩小带来一系列问题体硅体硅CMOS电路电路?寄生可控硅闩锁效应寄生可控硅闩锁效应?软失效效应软失效效应器件尺寸的缩小器件尺寸的缩小?各各种种多多维维及及非非线线性性效效应应：表表面面能能级级量量子子化化效效应应、隧隧穿穿效效应应、短短沟沟道道效效应应、窄窄沟沟道道效效应应、漏漏感感应应势势垒

7、垒降降低低效效应应、热热载载流流子子效效应应、亚亚阈阈值值电电导导效效应应、速速度度饱饱和和效效应应、速度过冲效应速度过冲效应?严重影响了器件性能严重影响了器件性能器件隔离区所占芯片面积相对增大器件隔离区所占芯片面积相对增大?寄生电容增加寄生电容增加?影响了集成度及速度的提高影响了集成度及速度的提高克服上述效应，采取的措施克服上述效应，采取的措施工艺技术工艺技术?槽隔离技术槽隔离技术?电子束刻蚀电子束刻蚀?硅化物硅化物?中间禁带栅电极中间禁带栅电极降低电源电压降低电源电压?在在体体硅硅CMOS集集成成电电路路中中，由由于于体体效效应应的的作作用用，降降低低电电源源电电压压会会使使结结电电容容增

8、增加加和和驱驱动动电电流流减减小小，导致电路速度迅速下降导致电路速度迅速下降急急需需开开发发新新型型硅硅材材料料及及探探索索新新型型高高性性能能器器件件和和电电路路结结构构，充充分分发发挥挥硅硅集集成成技技术术的的潜潜力力：SOI是最佳选择之一是最佳选择之一SOI技术的特点技术的特点SOI技术技术SOI：Silicon-On-Insulator绝缘衬底上的硅绝缘衬底上的硅SiSiSiO2SOI技术的特点技术的特点速度高：速度高：?迁迁移移率率高高：器器件件纵纵向向电电场场小小，且且反反型型层层较厚，表面散射作用降低较厚，表面散射作用降低?跨导大跨导大?寄寄生生电电容容小小：寄寄生生电电容容主主

9、要要来来自自隐隐埋埋二二氧氧化化硅硅层层电电容容，远远小小于于体体硅硅MOSFET中中的的电电容容，不不随随器器件件按按比比例例缩缩小小而而改改变变，SOI的结电容和连线电容都很小的结电容和连线电容都很小SOI技术的特点技术的特点功耗低：功耗低：?静态功耗：静态功耗：Ps=ILVdd?动态功耗：动态功耗：PA=CfVdd2集成密度高：集成密度高：?SOI电电路路采采用用介介质质隔隔离离，它它不不需需要要体体硅硅CMOS电电路路的的场场氧氧化化及及井井等等结结构构，器器件件最最小小间间隔隔仅仅仅仅取取决决于于光光刻刻和和刻刻蚀蚀技技术术的的限制，集成密度大幅度提高限制，集成密度大幅度提高SOI技

10、术的特点技术的特点抗辐照特性好：抗辐照特性好：?SOI技技术术采采用用全全介介质质隔隔离离结结构构，彻彻底底消消除除体体硅硅CMOS电电路路的的Latch-up效应效应?具有极小的结面积具有极小的结面积?具具有有非非常常好好的的抗抗软软失失效效、瞬瞬时时辐辐照照和和单单粒粒子子(粒粒子子)翻翻转转能能力力 载能粒子射入体硅和载能粒子射入体硅和SOI器件的情况器件的情况SOI技术的特点技术的特点成本低：成本低：?SOI技技术术除除原原始始材材料料比比体体硅硅材材料料价价格格高高之外，其它成本均少于体硅之外，其它成本均少于体硅?CMOS/SOI电电路路的的制制造造工工艺艺比比典典型型体体硅硅工工艺

11、艺至至少少少少用用三三块块掩掩膜膜版版，减减少少1320的工序的工序?使使相相同同电电路路的的芯芯片片面面积积可可降降低低1.8倍倍，浪费面积减少浪费面积减少30以上以上?美美 国国 SEMATECH的的 研研 究究 人人 员员 预预 测测CMOS/SOI电电路路的的性性能能价价格格比比是是相相应应体体硅电路的硅电路的2.6倍倍SOI技术的特点技术的特点 特别适合于小尺寸器件：特别适合于小尺寸器件：?短沟道效应较小短沟道效应较小?不不存存在在体体硅硅CMOS电电路路的的金金属属穿通问题，自然形成浅结穿通问题，自然形成浅结?泄漏电流较小泄漏电流较小?亚阈值曲线陡直亚阈值曲线陡直漏电相同时薄膜漏电

12、相同时薄膜SOI与体硅器件的与体硅器件的亚阈值特性亚阈值特性SOI技术的特点技术的特点特别适合于低压低功耗电路：特别适合于低压低功耗电路：?在在体体硅硅CMOS集集成成电电路路中中，由由于于体体效效应应的的作作用用，降降低低电电源源电电压压会会使使结结电电容容增增加加和和驱驱动电流减小，导致电路速度迅速下降动电流减小，导致电路速度迅速下降?对对于于薄薄膜膜全全耗耗尽尽CMOS/SOI集集成成电电路路，这这两两个个效效应应都都很很小小，低低压压全全耗耗尽尽CMOS/SOI电电路路与与相相应应体体硅硅电电路路相相比比具具有有更更高高的的速速度度和更小的功耗和更小的功耗SOI器件与体硅器件的饱和漏器

13、件与体硅器件的饱和漏电流之比与电源电压的关系电流之比与电源电压的关系SOI技术的特点技术的特点SOI结结构构有有效效克克服服了了体体硅硅技技术术的的不不足足，充充分发挥了硅集成技术的潜力分发挥了硅集成技术的潜力Bell实实验验室室的的H.J.Leamy将将这这种种接接近近理理想想的器件称为是下一代高速的器件称为是下一代高速CMOS技术技术美美国国SEMATECH公公司司的的P.K.Vasudev也也预预言言，SOI技技术术将将成成为为亚亚100纳纳米米硅硅集集成成技术的主流工艺技术的主流工艺应应用用领领域域：高高性性能能ULSI、VHSI、高高压压、高温、抗辐照、低压低功耗及三维集成高温、抗辐

14、照、低压低功耗及三维集成SOI技术的技术的挑战和机遇挑战和机遇SOI技术挑战和机遇技术挑战和机遇SOI材料是材料是SOI技术的基础技术的基础?SOI技技术术发发展展有有赖赖于于SOI材材料料的的不不断断进进步，材料是步，材料是SOI技术发展的主要障碍技术发展的主要障碍SOS、激光再结晶、激光再结晶、ZMR、多孔硅氧化、多孔硅氧化?这个障碍目前正被逐渐清除这个障碍目前正被逐渐清除?SOI材材 料料 制制 备备 的的 两两 个个 主主 流流 技技 术术 SIMOX和和BOUNDED SOI最最近近都都有有了了重重大进展大进展SOI技术挑战和机遇技术挑战和机遇SIMOX材料：材料：?最新趋势是采用较

15、小的氧注入剂量最新趋势是采用较小的氧注入剂量显著改善顶部硅层的质量显著改善顶部硅层的质量降低降低SIMOX材料的成本材料的成本低低注注入入剂剂量量(4 1017/cm2)的的埋埋氧氧厚厚度度薄薄：8001000退退 火火 温温 度度 高高 于于 1300，制制 备备 大大 面面 积积(300mm)SIMOX材料困难材料困难SOI技术挑战和机遇技术挑战和机遇键合键合(Bonded)技术：技术：?硅膜质量高硅膜质量高?埋氧厚度和硅膜厚度可以随意调整埋氧厚度和硅膜厚度可以随意调整?适合于功率器件及适合于功率器件及MEMS技术技术?硅硅膜膜减减薄薄一一直直是是制制约约该该技技术术发发展展的的重重要要障

16、碍障碍?键键合合要要用用两两片片体体硅硅片片制制成成一一片片SOI衬衬底底，成本至少是体硅的两倍成本至少是体硅的两倍SOI技术挑战和机遇技术挑战和机遇Smart-Cut技术是一种智能剥离技术技术是一种智能剥离技术?将将离离子子注注入入技技术术和和硅硅片片键键合合技技术术结结合合在在一起一起?解解决决了了键键合合SOI中中硅硅膜膜减减薄薄问问题题，可可以以获得均匀性很好的顶层硅膜获得均匀性很好的顶层硅膜?硅膜质量接近体硅。硅膜质量接近体硅。?剥剥离离后后的的硅硅片片可可以以作作为为下下次次键键合合的的衬衬底底，降低成本降低成本SOI技术挑战和机遇技术挑战和机遇SOI材料质量近几年有了惊人进步材料

17、质量近几年有了惊人进步生产能力和成本成为关键问题生产能力和成本成为关键问题Smart-Cut技技术术和和低低剂剂量量SIMOX技技术术是是两两个最有竞争力的技术个最有竞争力的技术SOI将将成成为为继继硅硅外外延延片片之之后后的下一代硅材料的下一代硅材料智能剥离智能剥离SOI工艺工艺流程图流程图(SMART CUT SOI)SOI技术挑战和机遇技术挑战和机遇浮浮体体效效应应是是影影响响SOI技技术术广广泛泛应应用用的的另一原因另一原因?对对SOI器器件件的的浮浮体体效效应应没没有有一一个个清清楚楚的的认识认识?如如何何克克服服浮浮体体效效应应导导致致的的阈阈值值电电压压浮浮动动、记记忆忆效效应应

18、、迟迟滞滞效效应应等等对对实实际际电电路路的的影影响，还不很清楚响，还不很清楚?浮浮体体效效应应可可以以导导致致数数字字电电路路的的逻逻辑辑失失真真和功耗的增大和功耗的增大SOI技术挑战和机遇技术挑战和机遇抑制浮体效应抑制浮体效应?Ar注入增加体注入增加体/源结漏电源结漏电?LBBC结构结构?在源区开一个在源区开一个P区通道区通道?肖特基体接触技术肖特基体接触技术?场屏蔽隔离技术场屏蔽隔离技术?这这些些技技术术都都存存在在各各种种各各样样的的自自身身缺缺陷陷，不能被广泛接受不能被广泛接受SOI技术挑战和机遇技术挑战和机遇全耗尽全耗尽SOI MOSFET可以抑制浮可以抑制浮体效应，并有良好的亚阈

19、特性和体效应，并有良好的亚阈特性和短沟效应短沟效应?控制超薄控制超薄FD SOI MOSFET的阈值的阈值电压比较困难电压比较困难?阈值电压与硅膜厚度的关系极为敏阈值电压与硅膜厚度的关系极为敏感感?较大的寄生源漏电阻等较大的寄生源漏电阻等SOI技术挑战和机遇技术挑战和机遇SOI器件与电路的器件与电路的EDA技术发展技术发展缓慢，已经成为影响缓慢，已经成为影响SOI技术广技术广泛应用的一个重要原因泛应用的一个重要原因?体硅的体硅的EDA工具已经非常完善工具已经非常完善?SOI的的EDA工具相对滞后：工具相对滞后：SOI器器件是一个五端器件，建立件是一个五端器件，建立SOI器件、器件、电路模型要比

20、体硅器件复杂得多电路模型要比体硅器件复杂得多SOI技术挑战和机遇技术挑战和机遇体硅技术迅速发展和巨大成功抑制了人们体硅技术迅速发展和巨大成功抑制了人们投入投入SOI技术研究的热情技术研究的热情?工业界不愿花时间和金钱在工业界不愿花时间和金钱在SOI工艺的优化上，工艺的优化上，使使SOI技术的优越性不能得以充分发挥技术的优越性不能得以充分发挥?现在形势正在发生微妙变化，手提电脑、手现在形势正在发生微妙变化，手提电脑、手提电话迅速兴起，促发了人们对低压、低功提电话迅速兴起，促发了人们对低压、低功耗及超高速电路的需求，体硅耗及超高速电路的需求，体硅CMOS电路在电路在这些方面有难以逾越的障碍这些方面

21、有难以逾越的障碍?SOI技术发展的新机遇技术发展的新机遇SOI技术挑战和机遇技术挑战和机遇器件尺寸缩小，改善了器件尺寸缩小，改善了ULSI的性能的性能：速度、集成度、成本等，速度、集成度、成本等，也带来了很也带来了很多问题多问题?一类是灾难性的，影响器件功能及可靠一类是灾难性的，影响器件功能及可靠性，其中最突出的是热载流子效应性，其中最突出的是热载流子效应?一类是造成动态节点的软失效，在一类是造成动态节点的软失效，在DRAM中这个问题尤为重要中这个问题尤为重要?降低电源电压已成为解决以上降低电源电压已成为解决以上问题的主要措施问题的主要措施SOI技术挑战和机遇技术挑战和机遇影响降低电源电压的因

22、素影响降低电源电压的因素?体效应体效应?寄生结电容寄生结电容?当电源电压降低时，会使电路驱动当电源电压降低时，会使电路驱动电流减小、泄漏电流增加，引起电电流减小、泄漏电流增加，引起电路的速度下降和功耗增加路的速度下降和功耗增加?SOI是最佳选择是最佳选择SOI技术挑战和机遇技术挑战和机遇存储器：存储器：?1993年年Motorola首首先先利利用用0.5微微米米工工艺艺研研制制出出电源电压小于电源电压小于2V的的1K SRAM?IBM公公司司制制成成在在1V电电压压下下工工作作的的512K SRAM，1997年年，IBM又又发发布布了了利利用用0.25微微米米CMOS工工艺艺加加工工的的FDS

23、OI 1M/4M SRAM，其其电电源源电电压仅为压仅为1.25V?韩韩国国三三星星生生产产了了电电源源电电压压为为1V的的0.5微微米米DRAM，同年，同年，16M SOI DRAM也面世了也面世了SOI技术挑战和机遇技术挑战和机遇CPU：功耗与速度的矛盾突出：功耗与速度的矛盾突出?IBM公公司司报报道道了了采采用用0.13 m SOI工工艺艺研研制制的的微微处处理理器器电电路路的的功功耗耗比比相相应应体体硅硅电电路路低低1/3，速速度度增增加加35，性性能能提提高高2030，而而成成本本仅仅增增加加10?AMD已经全面生产低压已经全面生产低压SOI CPUSOI器件与电路器件与电路制备技术

24、制备技术SOI(Silicon-On-Insulator:（绝缘衬底上的硅（绝缘衬底上的硅)技术技术SOI器件与电路制备技术器件与电路制备技术体硅器件与体硅器件与SOI电路制备工艺的比较电路制备工艺的比较?SOI电路制备工艺简单电路制备工艺简单制作阱的工艺制作阱的工艺场区的工艺场区的工艺?没有金属没有金属Al穿刺问题穿刺问题隔离技术隔离技术?100绝缘介质隔离绝缘介质隔离?LOCOS隔离隔离?硅岛隔离硅岛隔离?氧化台面隔离氧化台面隔离SOI器件与电路制备技术器件与电路制备技术抑制边缘寄生效应抑制边缘寄生效应?环形栅器件环形栅器件?边缘注入边缘注入抑制背沟道晶体管效应抑制背沟道晶体管效应?背沟道

25、注入背沟道注入抑制衬底浮置效应抑制衬底浮置效应?衬底接地衬底接地硅化物工艺硅化物工艺?防止将硅膜耗尽防止将硅膜耗尽几种新型的几种新型的SOI器件器件和电路制备工艺和电路制备工艺Tpd=37ps 栅长为栅长为90纳米的栅图形照片纳米的栅图形照片凹陷凹陷沟道沟道SOI器件器件新型新型SOI栅控混合管栅控混合管(GCHT)MILC平面双栅器件平面双栅器件 平面双栅是理想的双栅器件平面双栅是理想的双栅器件 但工艺复杂，关键是双栅自对准、沟但工艺复杂，关键是双栅自对准、沟道区的形成，等待着工艺上的突破道区的形成，等待着工艺上的突破利用利用MILC（metal induced lateral crysta

26、llization）和高温退火技术实现平）和高温退火技术实现平面双栅器件面双栅器件?精确的自对准双栅精确的自对准双栅?工艺相对简单工艺相对简单MILC和高温退火和高温退火主要步骤：主要步骤：a-Si 淀淀积积，550C LTO 淀淀积积，光刻光刻长长条窗口，条窗口，金属金属镍镍淀淀积积（5-10nm）退火退火550,24小时小时,N2 去除镍、去除镍、LTO高温退火高温退火(900，1小时小时)高温处理后，高温处理后，MILC多晶硅晶粒的尺寸将显著增大。多晶硅晶粒的尺寸将显著增大。二次结晶效应二次结晶效应:由于原始晶粒相同的取向和低的由于原始晶粒相同的取向和低的激活能使大尺寸单晶粒的产生变得容

27、易得多。激活能使大尺寸单晶粒的产生变得容易得多。改善了材料晶体结构的完整性。改善了材料晶体结构的完整性。常规常规MILC技术技术+高温退火处理相结合高温退火处理相结合:晶粒尺寸晶粒尺寸达达10微米以上的单晶粒硅膜，可进行器件制备。微米以上的单晶粒硅膜，可进行器件制备。MILC directionSi SubstrateBuried oxide LTONickela-Si(a)(b)N+N+(c)N+N+(d)N+N+(e)Ni(f)substratesubstratesubstratesubstratesubstrate硅片氧化5000;连续淀积SiN(500),LTO(2000),a-Si(

28、500）和LTO(2000);光刻并刻蚀 淀积2500 a-Si;磷离子注入;淀积4500 LTO;CMP 然后干法刻蚀去除显露的a-Si BOE去除 LTO MILC:淀积LTO;光刻长条窗口;镍淀积;退火550.去除 LTO,镍;刻蚀形成有源区。底部的LTO显露.substrateSilicon Oxide Nitride新的自对准平面双栅新的自对准平面双栅MOS晶体管工艺集成晶体管工艺集成方案提出及工艺过程方案提出及工艺过程(h)(i)(j)N+N+substrateN+N+N+N+Top-Gate,Bottom GateDrainSourcesubstrateN+N+N+N+subst

29、rate(g)substrate(g)N+N+substrate 然后用BOE腐 蚀 掉 显 露LTO。这样就在沟道膜的上方形成一浅槽，而在下方形成一隧道。这个浅槽和隧道最终将决定顶栅和底栅的几何尺寸，并使它们互相自对准。850下生长栅氧;同时用作MIUC的高温退火.淀积多晶硅，刻蚀形成栅电极。用CMP移走位于源漏区上方的Poly-Si，使得上下栅电极的长度完全相同.DSOI(S/D on Insulator)器件结构与制作器件结构与制作(1)DSOI器件剖面图器件剖面图 S/D下方是下方是SiO2 常规常规CMOS工艺工艺(2)选择性注氧选择性注氧 热氧化层作为注氧的掩膜热氧化层作为注氧的掩

30、膜(3)高温退火高温退火 S/D下方形成下方形成SiO2优点：自加热、衬底浮置优点：自加热、衬底浮置DSOI器件的器件的SEM照片照片 源漏区域由于下方埋氧体积的膨胀而引起了一定程源漏区域由于下方埋氧体积的膨胀而引起了一定程度的抬高。度的抬高。SON(Silicon on Nothing)器件器件注氦技术制备注氦技术制备SON材料材料 (100)晶向晶向p型硅片型硅片 热氧化热氧化300-400埃埃 注入能量注入能量100KeV 注入剂量注入剂量1e17 退火温度退火温度1100C,时时间间5分钟分钟,梯度梯度10度度/分分结论：结论：注入剂量越大空注入剂量越大空洞的密度就越大洞的密度就越大;

31、退火温度越高，退火温度越高，空洞尺寸越大，空洞尺寸越大，且空洞越靠近表且空洞越靠近表面面结束语结束语经经过过20多多年年发发展展，SOI技技术术已已经经取取得得了了十分巨大进步，正逐步走向成熟十分巨大进步，正逐步走向成熟当当特特征征尺尺寸寸小小于于0.1 m、电电源源电电压压在在1V时，体硅时，体硅CMOS技术面临巨大挑战技术面临巨大挑战SOI技技术术的的潜潜力力开开始始显显现现，大大大大提提高高电电路路的的性性能能价价格格比比，CMOS/SOI将将成成为为主流集成电路加工技术主流集成电路加工技术结束语结束语目前我们正处在目前我们正处在SOI技技术迅速腾飞的边缘术迅速腾飞的边缘CMOS集成电集

32、成电路制造工艺路制造工艺形成形成N阱阱?初始氧化初始氧化?淀积氮化硅层淀积氮化硅层?光刻光刻1版，定义出版，定义出N阱阱?反应离子刻蚀氮化硅层反应离子刻蚀氮化硅层?N阱离子注入，注磷阱离子注入，注磷形成形成P阱阱?在在N阱区生长厚氧化层，其它区域被氮化硅阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化层保护而不会被氧化?去掉光刻胶及氮化硅层去掉光刻胶及氮化硅层?P阱离子注入，注硼阱离子注入，注硼推阱推阱?退火驱入退火驱入?去掉去掉N阱区的氧化层阱区的氧化层形成场隔离区形成场隔离区?生长一层薄氧化层生长一层薄氧化层?淀积一层氮化硅淀积一层氮化硅?光刻场隔离区，非隔离光刻场隔离区，非隔离区被光

33、刻胶保护起来区被光刻胶保护起来?反应离子刻蚀氮化硅反应离子刻蚀氮化硅?场区离子注入场区离子注入?热生长厚的场氧化层热生长厚的场氧化层?去掉氮化硅层去掉氮化硅层形成多晶硅栅形成多晶硅栅?生长栅氧化层生长栅氧化层?淀积多晶硅淀积多晶硅?光刻多晶硅栅光刻多晶硅栅?刻蚀多晶硅栅刻蚀多晶硅栅形成硅化物形成硅化物?淀积氧化层淀积氧化层?反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层?淀积难熔金属淀积难熔金属Ti或或Co等等?低温退火，形成低温退火，形成C-47相的相的TiSi2或或CoSi?去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的Ti或或Co?高温退火，形成低

34、阻稳定的高温退火，形成低阻稳定的TiSi2或或CoSi2形成形成N管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将PMOS区保护起来区保护起来?离子注入磷或砷，形成离子注入磷或砷，形成N管源漏区管源漏区形成形成P管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将NMOS区保护起来区保护起来?离子注入硼，形成离子注入硼，形成P管源漏区管源漏区形成接触孔形成接触孔?化学气相淀积磷硅玻璃层化学气相淀积磷硅玻璃层?退火和致密退火和致密?光刻接触孔版光刻接触孔版?反应离子刻蚀磷硅玻璃，形成接触孔反应离子刻蚀磷硅玻璃，形成接触孔形成第一层金属形成第一层金属?淀积金属钨淀积金属钨(W)，形成钨塞，

35、形成钨塞形成第一层金属形成第一层金属?淀积金属层，如淀积金属层，如Al-Si、Al-Si-Cu合金等合金等?光刻第一层金属版，定义出连线图形光刻第一层金属版，定义出连线图形?反应离子刻蚀金属层，形成互连图形反应离子刻蚀金属层，形成互连图形形成穿通接触孔形成穿通接触孔?化学气相淀积化学气相淀积PETEOS?通过化学机械抛光进行平坦化通过化学机械抛光进行平坦化?光刻穿通接触孔版光刻穿通接触孔版?反应离子刻蚀绝缘层，形成穿通接触孔反应离子刻蚀绝缘层，形成穿通接触孔形成第二层金属形成第二层金属?淀积金属层，如淀积金属层，如Al-Si、Al-Si-Cu合金等合金等?光刻第二层金属版，定义出连线图形光刻第二层金属版，定义出连线图形?反应离子刻蚀，形成第二层金属互连图形反应离子刻蚀，形成第二层金属互连图形合金合金 形成钝化层形成钝化层?在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅?光刻钝化版光刻钝化版?刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形测试、封装，完成集成电路的制造工艺测试、封装，完成集成电路的制造工艺CMOS集成电路一般采用集成电路一般采用(100)晶向的硅材料晶向的硅材料