单电子晶体管及其制造技术PPT讲稿.ppt

《单电子晶体管及其制造技术PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《单电子晶体管及其制造技术PPT讲稿.ppt（51页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、单电子晶体管及其制造技术第1页，共51页，编辑于2022年，星期五内容提要微电子器件的发展趋势及局限微电子器件的发展趋势及局限 单电子器件（单电子器件（SET）的发展及前景）的发展及前景 SET的基本结构、工作原理及特性的基本结构、工作原理及特性 SET的制作技术的制作技术 问题及前景问题及前景第2页，共51页，编辑于2022年，星期五微电子器件的发展从1959年第一块集成电路问世大规模集成电路超大规模集成 电路（单位平方毫米上大于一万个门电路）；1993年：0.35m技术；目前水平：0.18m0.1m技术，2010年：将达到0.07 m技术，第3页，共51页，编辑于2022年，星期五Inte

2、l公司的IC发展过程1971年英特尔公司生产的第一个芯片只含有2300个晶体管；1997年生产的“奔腾II”芯片集成了2000多万个晶体管；2000年底推出的“奔腾”芯片则集成了4200万个晶体管；2010年，一个芯片上的晶体管数目将超过10亿个 晶体管。发展趋势完全遵循“摩尔定理”第4页，共51页，编辑于2022年，星期五“摩尔定理”每18至24个月，集成电路芯片内的晶体管数量将翻一番，产品性能将提高一倍，成本将下降一半。1965年，发表在当年第35期电子杂志上，是他一生中最为重要的文章。这篇不经意之作也是迄今为止半导体历史上最具意义的论文。1975年，摩尔做了一些修正，将翻番的时间从一年调

3、整为两年。实际上，后来更准确的时间是两者的平均：18个月。第5页，共51页，编辑于2022年，星期五微电子器件的发展的局限器件散热；光刻技术及工艺均匀性；栅氧化层漏电；大电场下的雪崩击穿；信号串扰加聚；到达线宽物理加工极限；纳米尺度下的宏观量子隧道效应的出现。第6页，共51页，编辑于2022年，星期五局限1-高集成度带来的散热问题据英特尔公司负责芯片内部设计的首席技术官盖尔欣格预测，如果芯片的耗能和散热问题得不到解决：到年芯片上集成了亿个晶体管时，就会热得像“核反应堆”；到年就会达到火箭发射时高温气体喷嘴的水平；年就会与太阳的表面一样热。第7页，共51页，编辑于2022年，星期五局限2光刻技术

4、但当紫外光波长缩短到小于193nm时(蚀刻线宽0.18mm)，传统的石英透镜组会吸收光线而不是将其折射或弯曲。下一代光刻技术NGL（Next Generation Lithography）包括：极紫外（EUV）光刻、离子束投影光刻技术（Ion Projection Lithography,IPL）、SCALPEL（角度限制投影电子束光刻技术）以及X射线光刻技术。附图显示了今后10年内在光蚀刻技术方面的发展趋势。第8页，共51页，编辑于2022年，星期五局限3-理加工极限问题1.理论上讲，在一平方毫米的硅芯片上能制作的门电路将不会超过23万个；2.理论分析预言0.040.05微米是硅集成电路线宽

5、的“极限”尺寸极限，线路与线路相互间的距离越来越窄，导致相互干扰；3.采取减小电流的方法来解决，导致信号的背景噪声会变得很大；第9页，共51页，编辑于2022年，星期五局限4-信号串扰1.金属布线层数持续增加，导致相邻的沟道电容也会增加。从0.35um工艺的4层或者5层发展到 0.13um工艺中的超过7层金属布线层。2.复杂设计中的电路门数的剧增使得更多、连线的加长，横断面减小都使得线上电阻增加，引入信号串扰。第10页，共51页，编辑于2022年，星期五局限5-纳米尺度下的宏观量子隧道效应MQT（Macroscopic Quantum Tunneling）对介于原子、分子与大块固体之间的超微颗

6、粒而言，大块材料中连续的能带将分裂为分立的能级；能级间的间距随颗粒尺寸减小而增大。在微观下，电子既具有粒子性又具有波动性，粒子具有贯穿势垒的能力称为隧道效应。第11页，共51页，编辑于2022年，星期五发展的必然趋势最多再用10年，量子器件将替代微电子元器单电子晶体管（SET）就是最有前途的、最现实的量子器件第12页，共51页，编辑于2022年，星期五SET的基本特征比较尺寸（nm）通过的电子数最小功率（mW）现有最小的晶体管1801000001德国研制的SET1011/1000荷兰纳米碳管SET1x2011/100000第13页，共51页，编辑于2022年，星期五SET的基本结构1.库仑岛2

7、.隧道势垒（隧道结约10nm以下）3.势垒区4.源、漏区5.栅氧化层（几十纳米厚）6.栅极栅2135漏极栅极第14页，共51页，编辑于2022年，星期五隧道结及SET工作等效原理图第15页，共51页，编辑于2022年，星期五SET 工作原理核心-单电子隧穿现象 如果有一纳米微粒尺寸足够小且与其周围外界在电学上是绝缘的，它与外界之间的电容可小到1fF(1015F)，在这种情况下，某个电子隧穿进入该微粒产生“库仑阻塞”效应，它会阻止第二个电子再进入该微粒，否则会导致系统总能的增加，因而可人为控制电子逐个穿进出该微粒，实现单电子隧穿过程。第16页，共51页，编辑于2022年，星期五“库仑阻塞”效应

8、一个极小的（纳米尺寸级）的金属（或半导体）微粒，如果具有极小的系统电容C，一个电子进入微粒中并通过，就必须增加e2/2C的能量，以克服微粒中的的电子对它的排斥。第17页，共51页，编辑于2022年，星期五“库仑阻塞”效应第18页，共51页，编辑于2022年，星期五用能级理论解释“库仑效应”库仑岛内电荷Q的静电能为：E=-QVg+Q2/2C （1）令Q0=CgVg（Q0 为外部电荷）（1）改写为 E=(Q-Q0)2/2C+常数岛内电荷Q=Ne，当Q0=Ne时，见右图。第19页，共51页，编辑于2022年，星期五用能级理论解释“库仑效应”改变Vg 使Q0=（N+1/2）e时，Q=Ne与Q=(N+1

9、)e的电子能态简并。库仑阻塞效应消失。第20页，共51页，编辑于2022年，星期五SET 工作原理当Vg=0时，库仑岛内产生“库仑阻塞”，源漏极电导为零。当Vg=e/2Cg时，一个电子穿过隧道结，漏极电导最大。导体向库仑岛内增加一个电子需要增加e2/2C的能量，这个能量的变化是由栅极电压提供的。第21页，共51页，编辑于2022年，星期五SET 工作原理（续1）栅极电压继续增加一个e/2Cg周期，岛内又进入一个电子。因此，栅极电压的不断增加使得栅、漏极之间的电导出现周期振荡（称为库仑振荡）。将库仑岛内的电子能量量子化考虑，则会出现振幅的随机性。振荡周期对应的栅压值称为“库仑间隙”。第22页，共

10、51页，编辑于2022年，星期五SET 工作原理（续2）栅压一定，提高栅漏电压，使库仑岛能态增加，通过库仑岛的电子数增加。栅漏电流随栅漏电压阶梯上升，称为“库仑台阶”。第23页，共51页，编辑于2022年，星期五库仑台阶第24页，共51页，编辑于2022年，星期五SET 工作原理小结1.SET与MOSFET和库仑系统有许多许多相似之处：-结构上，各组成部分的命名借用了MOSFET和库仑 阻塞系统的名称；-工作形式，通过在栅极施加一定的电压来控制源、漏电流。2.SET 是用“隧道势垒-库仑岛-隧道势垒”取代MOSFET的沟道，所以工作机理完全不同。3.SET实际是基于库仑阻塞效应和量子尺寸效应的

11、一个受栅极控制的库仑阻塞系统。第25页，共51页，编辑于2022年，星期五SET的应用前景实现超低功耗；超高集成度，制作超大集成度的存储器；超高频率响应；用于制作单光子器件；可制造超高灵敏静电计。第26页，共51页，编辑于2022年，星期五SET 的典型实际应用举例多栅极的“或”门第27页，共51页，编辑于2022年，星期五SET 的特性理论上讲，SET的特性必须在一定的低温下才能取得；SET 的临界工作温度T0=e2/2KBCT0与C成反比，必须通过降低系统电容才能提高工作温度。第28页，共51页，编辑于2022年，星期五降低C的问题不能依靠增大隧道结厚度，否则会限制隧道电流。不能采用增大栅

12、氧化层厚度，否则会增大栅控电压。第29页，共51页，编辑于2022年，星期五现实的方法选择适合的材料和缩小库仑岛的尺寸SET隧道结面积/nmxnm结电容/aF临界温度/T100 x100300330 x30303010 x103300SET单结尺寸与临界温度的关系第30页，共51页，编辑于2022年，星期五制作能在室温下工作的SET的关键问题1.制作或形成均匀的、形状和大小精确可控的极小三维库仑岛；2.制作或形成厚度起伏极小的隧道结；3.实现各部分的连接；4.实现与其他器件的隔离和连接；5.与现有硅工艺的兼容性第31页，共51页，编辑于2022年，星期五SET研究进展1988年，MIT的Sco

13、tt Thomas在200mK下偶然发现了SET现象；IBM的Meirav等采用MBE方法制造了完整的SET，并在4K温度下观测到SET特性；1997年，美国明尼苏达州大学，斯蒂芬乔小组研制出在室温下工作的SET；日立剑桥实验室，由哈鲁阿迈德小组宣布：一个单电子晶体管首次放大输入的信号，虽然只能放大3.7倍，比传统的晶体管小几百倍；1999日本NTT公司研究成功了使用多个单电子晶体管构成的电子计算机逻辑电路，这种电路经过改进，可用于制造高性能的PC和便携式通信终端设备。第32页，共51页，编辑于2022年，星期五国内SET研究进展1999年，北大纳米研究中心成功地构造了“单分子隧道结/纳米岛”

14、结构，不仅将au、cds纳米粒子组装在站立于基底的线状分子上，而且还可组装到扫描探针显微镜的针尖上。在多年碳富勒烯研究的基础上，进一步研究了碳纳米管的制备、结构和特性，掌握了有效制造和提纯单壁碳纳米管技术，目前纯度达到90%。利用STM研究了生长于自组装硫醇单分子膜上的、不同尺寸的二维金团簇和单层硫醇分子包裹的三维金团簇的I-V特性，澄清了库仑阻塞效应和分立量子能级在金属纳米团簇的单电子隧穿过程中各自所起的作用。第33页，共51页，编辑于2022年，星期五目前比较成功的SET工艺技术1.以MBE生长异质结技术为特征的制备技术；2.以STM或AFM纳米氧化技术为特征的制备技术；3.以EBL和SO

15、I技术为特征的制备方法；4.以EBL 与微结构材料技术结合的制备技术；5.用碳纳米管制备SET。第34页，共51页，编辑于2022年，星期五用MBE生长异质结技术制备SET1.在GaAs的基片上用MBE技术生长异质结形成一维或二维电子气（2DEG），以限制电子在Z 方向上的运动；2.再在GaAs上生长势垒区（限制电子再Y方向的运动）和隧道结，形成库仑岛；3.在库仑岛上面制作栅极。第35页，共51页，编辑于2022年，星期五用MBE生长异质结技术制备SET（续）第36页，共51页，编辑于2022年，星期五用STM或AFM进行纳米氧化制备SETSTM阳极纳米氧化加工电流诱导局部氧化过程（CILO）

16、第37页，共51页，编辑于2022年，星期五STM阳极纳米氧化加工1.在Si/SiO2的基片上沉淀3nm厚的Ti；2.以STM探针作阴极，通过吸附在Ti表面的空气中的水，形成纳米尺寸的氧化钛线；3.形成源极和漏极；4.制造栅极。第38页，共51页，编辑于2022年，星期五STM阳极纳米氧化加工（续1）用AFM观测的加工结果典型参数：1 TiOx 线的宽为 15-25 nm，长为30-50 nm。2 岛尺寸为30-50 nm 乘 35-50 nm。3 隧道结电容 10-19 F。第39页，共51页，编辑于2022年，星期五STM阳极纳米氧化加工（续2）典型参数：1 TiOx 线的宽为 15-25

17、 nm，长为30-50 nm。2 岛尺寸为30-50 nm 乘 35-50 nm。3 隧道结电容 10-19 F。SET结构示意图第40页，共51页，编辑于2022年，星期五用EBL和SOI技术制备H.Ishikuro采用EBL技术与各向异性腐蚀技术在SIMOX衬底上制造了MOSFET型SET。在40K时出现振荡尖脉冲；Effendi Leobandung采用EBL方法在顶层硅膜60nm厚的SIMOX衬底制造出SET，在170K下观测到60meV的库仑间隙；Lei Zhuang 改进了Effendi Leobandung的方法，制备了能在室温下呈现明显库仑振荡的SET；T.Sakamoto用E

18、BL直接“写”工艺制造出，在15K-3.5K下观测的周期相等的单岛SET；第41页，共51页，编辑于2022年，星期五用EBL和SOI技术制备（续）H.Ishikuro又改进了Effendi Leobandung的方法，制造出在同一量子点和量子线结构上同时形成单电子SET和单空穴SET；王太宏教授针对EBL分辨率的限制、氧化工艺不均匀性以及Si/SiO2介面态、固定电荷对量子线和量子点形状和尺寸的影响，提出了“纳米电极对”理论，制造出单库仑岛的SET，在90K下，呈现单岛振荡特性。第42页，共51页，编辑于2022年，星期五用EBL 与微结构材料技术结合制备SETS.Tarucha用EBL和M

19、BE在N性GaAs衬底上制备了纵向SET；W.Chen将EBL与离子束淀积金属纳米粒技术结合形成SET结构，在77K下呈现SET特性；Toshihiko Sato将团簇化学技术与EBL结合制造出SET结构，在77K下呈现库仑台阶。第43页，共51页，编辑于2022年，星期五用碳纳米管制备SET纳米碳管中存在大量未成对电子，但其在纳米碳管中的径向运动却受到限制，表现出典型的量子限域效应；而电子在轴向的运动不受任何限制。因此，可以认为纳米碳管是一维量子导线。金属性的纳米碳管在低温下表现出典型的库仑阻塞效应。所以单根单层纳米碳管和3个微电极,便可制成在室温下工作的场效应三极管。当施加合适的栅极电压时

20、，纳米碳管便由导体变为绝缘体，从而实现了0,1状态的转换。第44页，共51页，编辑于2022年，星期五用碳纳米管制备SET（续1）将一个金属单层碳纳米管放在两个金属电极中间；用AFM将纳米管弯两个弯，相距20纳米，两个弯曲的中间形成“库仑岛”，两边形成势垒；在管下面加上栅极。第45页，共51页，编辑于2022年，星期五用碳纳米管制备SET（续2）第46页，共51页，编辑于2022年，星期五问题与前景STM或AFM氧化加工的缺点是：结构时间长；探针损耗；受环境影响，重复性和稳定性差；加工过程始终保持给加工对象施加直流电压比较困难；不适宜在同一芯片上制造多个SET。第47页，共51页，编辑于202

21、2年，星期五问题与前景（续）EBL加工的缺点是：受电子背散射干扰；刻蚀图形的分辨率受限制，不适宜制造小量子点；与SOI材料共同使用会受到界面态和氧化物中固定电荷的影响；易产生多岛SET；暴光时间长使EBL技术实用性受到限制；第48页，共51页，编辑于2022年，星期五SET制造技术发展方向把STM（或AFM）与MEMS技术结合起来形成氧化加工探针的多元阵列，快速直接进行表面加工，同时辅助以电子束刻蚀、离子束刻蚀等工艺手段，实现对多SET的直接加工 第49页，共51页，编辑于2022年，星期五我们能够承担的工作1.利用STM或（AFM）对SET制作过程中纳米结构尺寸进行测量；2.用STM进行阳极氧化加工，制造SET结构；3.进一步研究STM纳米结构加工的机理和工艺；4.与其它院室合作研究不同制作工艺对SET特性的影响。第50页，共51页，编辑于2022年，星期五谢谢各位！第51页，共51页，编辑于2022年，星期五