单片机第四章 (2)PPT讲稿.ppt

《单片机第四章 (2)PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《单片机第四章 (2)PPT讲稿.ppt（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、单片机第四章单片机第四章第1页，共49页，编辑于2022年，星期五4.1 MCS-51单片机系统扩展概述 系统扩展是指为加强单片机某方面功能，在最小应用系统(CPU、存储器、I/O接口)基础上，增加一些外围功能部件而进行的扩充。4.1.1 MCS-514.1.1 MCS-51系列单片机的外部扩展原理系列单片机的外部扩展原理 1 1MCS-51MCS-51系列单片机的片外总线结构系列单片机的片外总线结构 MCS-51系列单片机具有很强的外部扩展功能。其外部扩展都是通过三总线进行的。（1 1）地址总线（）地址总线（ABAB）地址总线用于传送单片机输出的地址信号，宽度为16位，P0口经锁存器提供低8

2、位地址，锁存信号是由CPU的ALE引脚提供的；P2口提供高8位地址。（2 2）数据总线（）数据总线（DBDB）数据总线是由P0口提供的，宽度为8位。第2页，共49页，编辑于2022年，星期五（3 3）控制总线（）控制总线（CBCB）控制总线实际上是CPU输出的一组控制信号。MCS-51单片机通过三总线扩展外部设备的总体结构图如下图所示。第3页，共49页，编辑于2022年，星期五51单片机扩展外部设备的总体结构图单片机扩展外部设备的总体结构图第4页，共49页，编辑于2022年，星期五2MCS-51系列单片机系统的扩展能力 片外可扩展存储器的最大容量为216=64KB，地址范围为0000HFFFF

3、H。片外程序存储器和数据存储器的地址重叠共享，但选通信号不同。选通片外程序存储器，和 分别选通片外数据存储器的读写。I/O接口的编址方法：一种是独立编址，另一种是统一编址。MCS-51单片机采用了统一编址方式，即I/O端口地址与外部数据存储单元地址共同使用0000HFFFFH（64KB）。当MCS-51单片机应用统扩展较多外部设备和I/O接口时，要占去大量的数据存储器的地址。第5页，共49页，编辑于2022年，星期五4.1.2 MCS-51单片机系统地址空间的分配 系统空间分配：系统空间分配：通过适当的地址线产生各外部扩展器件的片选/使能等信号就是系统空间分配。编址：编址：编址就是利用系统提供

4、的地址总线，通过适当的连接，实现一个编址惟一地对应系统中的一个外围芯片的过程。编址就是研究系统地址空间的分配问题。片内寻址：片内寻址：若某芯片内部还有多个可寻址单元，则称为片内寻址。编址的方法：编址的方法：芯片的选择是由系统的高位地址线通过译码实现的，片内寻址直接由系统低位地址信息确定。产生外围芯片片选信号的方法有三种：线选法、全地址译码法和部分译码法。第6页，共49页，编辑于2022年，星期五1.1.线选法线选法 直接以系统空闲的高位地址线作为芯片的片选信号。优点是简单明了，无须另外增加电路，缺点是寻址范围不惟一，地址空间没有被充分利用，可外扩的芯片的个数较少。线选法适用于小规模单片机应用系

5、统中片选信号的产生。2.2.全地址译码法全地址译码法 利用译码器对系统地址总线中未被外扩芯片用到的高位地址线进行译码，以译码器的输出作为外围芯片的片选信号。常用的译码器有：74LS139，74LS138，74LS154等。优点是存储器的每个存储单元只有惟一的一个系统空间地址，不存在地址重叠现象；对存储空间的使用是连续的，能有效地利用系统的存储空间。缺点是所需地址译码电路较多，。全地址译码法是单片机应用系统设计中经常采用的方法。第7页，共49页，编辑于2022年，星期五 3.3.部分地址译码法部分地址译码法 单片机的未被外扩芯片用到的高位地址线中，只有一部分参与地址译码，其余部分是悬空的。优点是

6、可以减少所用地址译码器的数量。缺点是存储器每个存储单元的地址不是惟一的，存在地址重叠现象。因此，采用部分地址译码法时必须把程序和数据存放在基本地址范围内，以避免因地址重叠引起程序运行的错误。第8页，共49页，编辑于2022年，星期五4.2 存储器的扩展 存储器是计算机系统中的记忆装置，用来存放要运行的程序和程序运行所需要的数据。单片机系统扩展的存储器可分为程序存储器和数据存储器两种类型。MCS-51MCS-51单片机对外部存储器的扩展应考虑的问题：单片机对外部存储器的扩展应考虑的问题：（1）选择合适类型的存储器芯片 只读存储器用于固化程序和常数。可分为掩膜ROM、可编程PROM、紫外线可擦除E

7、PROM和电可擦除E2PROM几种。若所设计的系统是小批量生产或开发产品，则建议使用EPROM和E2PROM；若为成熟的大批量产品，则应采用PROM或掩膜ROM。随机存取存储器常用来存取实时数据、变量和运算结果。可分为静态RAM（SRAM）和动态RAM（DRAM）两类。此外，还可以选择OTP ROM、Flash存储器、FRAM、NVSRAM、用于多处理机系统的DSRAM（双端口RAM）等。第9页，共49页，编辑于2022年，星期五（2）选择合适的存储容量 在MCS-51应用系统所需存储容量不变的前提下，若所选存储器本身存储容量越大，则所用芯片数量就越少，所需的地址译码电路就越简单。（3）合理分

8、配存储器地址空间的分配 存储器的地址空间的分配必须满足存储器本身的存储容量，否则会造成存储器硬件资源的浪费。（4）合理选择地址译码方式 可根据实际应用系统的具体情况选择线选法、全地址译码法、部分地址译码法等地址译码方式。第10页，共49页，编辑于2022年，星期五4.2.1 程序存储器扩展 当单片机内部没有ROM,或虽有ROM但容量太小时,必须扩展外部程序存储器方能工作。最常用的ROM器件是EPROM。1.常用常用EPROM程序存储器程序存储器 EPROM主要是27系列芯片，如:27C64(8K)、27C128(16K)、27C256(32K)、27C512（64K）、27C040(512K)

9、、27C080（1M），一般选择8KB以上的芯片作为外部程序存储器。其引脚图如下图所示：第11页，共49页，编辑于2022年，星期五引脚符号的含义和功能如下：引脚符号的含义和功能如下：D7D0：三态数据总线；A0Ai：地址输入线，：片选信号输入线；：输出允许输入线；VPP：编程电源输入线；：编程脉冲输入线；VCC：电源；GND：接地；NC：空引脚。第12页，共49页，编辑于2022年，星期五2.地址锁存器 程序存储器扩展时，还需要地址锁存器，地址锁存器常用的有带三态缓冲输出的8D锁存器74LS373、带有清除端的74LS273。74LS373是带有三态门的8D锁存器，当三态门的使能信号线 为低

10、电平时，三态门处于导通状态，允许锁存器输出，锁存控制端为11脚LE，采用下降沿锁存，控制端可以直接与CPU 的地址锁存控制信号ALE相连。地址锁存器使用74LS373较多。引脚图如下页图所示。与8051连接电路如下页图所示。第13页，共49页，编辑于2022年，星期五第14页，共49页，编辑于2022年，星期五第15页，共49页，编辑于2022年，星期五3典型扩展电路 MCS-51外扩存储器时应考虑锁存器的选择与连接，译码方式，存储器的选择与连接。访问程序存储器的控制信号有：ALE-地址锁存信号；PSEN-片外程序存储器读信号 EA-片内、外程序存储器访问选择信号，EA=0：仅访问片外；EA=

11、1：先访问片内，后访问片外。80518051扩展扩展27C6427C64的电路连接方法：的电路连接方法：数据线：数据线：P0口接EPROM的 D0D7；地址线：地址线：27C64容量为8KB，需要A0 A12共13根地址线。P0口经地址锁存器后接EPROM的A0A7；为了与片内存储器的空间地址衔接，P2.0P2.3接EPROM的A8A11，P2.4经非门后与A12连接。控制线：控制线：ALE接74HC373的LE，PSEN接EPROM的OE，EA接VCC，只有一片EPROM，片选CE接地。第16页，共49页，编辑于2022年，星期五扩展电路如下：27C64的地址范围为：1000H2FFFH。8

12、051片内存储器的范围为：0000H0FFFH。第17页，共49页，编辑于2022年，星期五4.超出64KB容量程序存储器的扩展 MCS-51单片机提供16位地址线，可直接访问程序存储器的空间为64 KB（216），若系统的程序总容量需求超过64 KB，可以采用“区选法”来实现。单片机系统的程序存储器每个区为64 KB，由系统直接访问，区与区之间的转换通过控制线的方式来实现。如下图所示为系统扩展128 KB程序存储空间（264 KB）示意图。P1.0输出高电平，访问A芯片；P1.0输出低电平，访问B芯片。第18页，共49页，编辑于2022年，星期五4.2.2 4.2.2 数据存储器扩展数据存储

13、器扩展 单片机内部的RAM为128B（或256B），有的单片机应用系统需要扩展外部数据存储器RAM(如数据采集系统数据量较大，需要专设 RAM或 Flash RAM)。最常用的 RAM器件是静态RAM（SRAM）。1.1.常用静态常用静态RAMRAM存储器存储器 常用的SRAM有6264(8K)、62128(16K)、62256(32K)、628128(128K)等。一般选择8KB以上的芯片作为外部程序存储器。其引脚图如下页图所示。第19页，共49页，编辑于2022年，星期五第20页，共49页，编辑于2022年，星期五引脚符号的含义和功能如下：引脚符号的含义和功能如下：D7D0：双向三态数据总

14、线；A0Ai：地址输入线；（）：片选信号输入端，低电平有效；CS2：片选信号输入端，高电平有效（仅6264芯片有）；：读选通信号输入线，低电平有效；：写选通信号输入线，低电平有效；Vcc：电源+5V；GND：地。第21页，共49页，编辑于2022年，星期五静态RAM存储器有三种工作方式：数据的读出、写入和维持，其操作控制如下表所示。第22页，共49页，编辑于2022年，星期五 MCS-51扩展数据存储器与扩展程序存储器电路的异同：扩展数据存储器与扩展程序存储器电路的异同：（1）所用的地址总线，数据总线完全相同；（2）读/写控制线不同：扩展程序存储器的读选通信号由 PSEN 控制，扩展数据存储器

15、的读、写控制线用RD、WR分别控制存储器芯片的OE和WE；（3）数据存储器与程序存储器的地址可以重叠，因为扩展它们的控制信号不同。（4）I/O扩展的地址空间与数据存储器扩展的空间是共用的，所以扩展数据存储器涉及到的问题远比扩展程序存储器扩展多。第23页，共49页，编辑于2022年，星期五2.数据存储器典型扩展电路MCS-51扩展6264的电路连接方法：数据线：数据线：P0口接RAM的D0D7；地址线：地址线：6264容量为8KB，213=8KB，需要A0A12共13根地址线。P0口经地址锁存器后接RAM的A0A7；P2.0P2.4接RAM的A8A12。控制线：控制线：ALE接373的LE，RD

16、接RAM的OE、WR接RAM的WE，只有一片RAM，且系统无其他I/O接口及外围设备扩展，片选CE可以接地。扩展电路如下页图所示。第24页，共49页，编辑于2022年，星期五6264的地址范围为：0000H1FFFH。注意74LS373 的OE和RAM6264的CE。第25页，共49页，编辑于2022年，星期五例例题题 在上页图的数据存储器扩展电路中，将片内RAM 以50H单元开始的16个数据，传送到片外数据存储器0000H开始的单元中。程序如下：ORG 1000H DMV:MOV R0,#50H ;数据指针指向片内50H单元 MOV R7,#16 ;待传送数据个数送计数寄存器 MOV DPT

17、R,#0000H ;数据指针指向数据存储器6264的0000H单元 AGN:MOV A,R0 ;片内待输出的数据送累加器AMOVX DPTR,A ;数据输出至数据存储器6264INC R0 INC DPTR ;修改数据指针DJNZ R7,AGN ;判断数据是否传送完成 RET END第26页，共49页，编辑于2022年，星期五4.2.3 MCS-51对外部存储器的扩展 下图所示的8031扩展系统中，外扩了16KB程序存储器（使用两片2764芯片）和8KB数据存储器（使用一片6264芯片）。采用全地址译码方式，P2.7用于控制24译码器的工作，P2.6,P2.5参加译码，且无悬空地址线，无地址重

18、叠现象。1#2764,2#2764,3#6264的地址范围分别为：0000H1FFFH,2000H3FFFH,40005FFFH。第27页，共49页，编辑于2022年，星期五4.2.4 程序存储空间和数据存储空间的混合程序存储空间和数据存储空间的混合 在硬件结构上PSEN将 信号和RD信号相“与”后连接到RAM芯片的读选通端，这样就能使程序存储空间和数据存储空间混合。如右图所示。将程序装入6264中，很容易进行读写修改，执行程序时，由PSEN信号选通RAM读出。调试通过后，再将 RAM6264调换成EPROM2764。注意2点：1。程序和数据之和不大于存储器总容量。2。程序必须存放在低地址，数

19、据存放在高地址。第28页，共49页，编辑于2022年，星期五4.3 并行I/O口的扩展 MCS-51单片机具有四个并行8位I/O口（即P0,P1,P2,P3），原理上这四个I/O口均可用做双向并行I/O接口，但在实际应用中，可提供给用户使用的I/O口只有P1口和部分P3口线及作为数据总线用的P0口。,在单片机的I/O口线不够用的情况下，可以借助外部器件对I/O口进行扩展。可资选用的器件很多，方案也有多种。4.3.1 概述概述 1.单片机单片机I/O口扩展方法口扩展方法 并行I/O口扩展的目的：为外围设备提供一个输入输出通道。（1）并行总线扩展的方法 （2）串行口扩展方法 这里只介绍总线扩展方式

20、下I/O接口的扩展方法。（3）I/O端口模拟串行方法第29页，共49页，编辑于2022年，星期五2.MCS-512.MCS-51单片机扩展并行单片机扩展并行I/OI/O口的扩展性能口的扩展性能 访问扩展I/O口的方法与访问数据存储器完全相同，使用相 同的指令，所有扩展的I/O口与片外数据存储器统一编址。利用串行口扩展法扩展的外部并行I/O口不占用外部RAM地 址空间。利用并行总线扩展的方法扩展外部并行I/O口时，必须注意 P0,P2,P3口的负载问题，若负载能力不够，必须进行总线 驱动能力扩展。扩展外部并行I/O口对外设的硬件具有依赖性（驱动功率、电平匹配、干扰抑制、隔离等）。第30页，共49

21、页，编辑于2022年，星期五4.3.2 普通并行I/O口扩展 普通并行I/O口在扩展时，它们的选通端或时钟信号端要与地址线和控制线的逻辑组合输出端相连。其特点是电路简单、成本低、配置灵活方便等特点，应用广泛。1扩展并行输出口扩展并行输出口（1）用74LS 377扩展并行输出口 74LS377是带有输出允许端的 8D锁存器，硬件电路如右图所示。程序如下：程序如下：MOV DPTR,#7FFFH；数据指针指向74LS377 MOV A,60H;输出的60H单元数据送累加器A MOVX DPTR,A;P0口将数据通过74LS377输出 第31页，共49页，编辑于2022年，星期五（2）用74LS37

22、4扩展并行输出口 74LS374是具有三态输出的8D边沿触发器，与单片机接口电路如下图所示，74LS374的地址为7FFFH。程序如下：程序如下：MOV DPTR,#7FFFH MOV A,60H MOVX DPTR,A第32页，共49页，编辑于2022年，星期五2扩展并行输入口扩展并行输入口 用单向总线缓冲器 74LS244 扩展并行输入口，硬件电路如 下图所示。74LS244的地址为7FFFH。程序如下：程序如下：MOV DPTR,#7FFFH ;数据指针指向74LS244 MOVX A,DPTR ;外部数据经过74LS244送入累加器A MOV 61H,A ;数据送61H单元保存 74L

23、S245为同类型的双向 总线缓冲器芯片。第33页，共49页，编辑于2022年，星期五4.3.3 可编程并行可编程并行I/O接口芯片扩展接口芯片扩展 可编程I/O接口芯片的特点：适应多种功能需求，使用灵活，可扩展多个并行I/O口，可以编程设定为输入或输出口，应用非常广泛。1可编程并行口可编程并行口8255A芯片芯片 Intel 8255A芯片是通用可编程并行接口电路，广泛应用于单片机扩展并行I/O口。它具有3个8位并行口PA,PB和PC，一个8位的数据口D0D7，PC口分高4位和低4位。高4位可与PA口合为一组(A组),低4位可与PB口合为一组(B组)，PC口可按位置位/复位。40条引脚，DIP

24、封装。引脚图如右图所示。第34页，共49页，编辑于2022年，星期五第35页，共49页，编辑于2022年，星期五（1）8255A的3种工作方式方式方式0（基本输入（基本输入/输出方式）：输出方式）：不需要任何选通信号，适合于无条件传输数据的设备，数据输出有锁存功能，数据输入有缓冲（无锁存）功能。方式方式1（选通输入（选通输入/输出方式）：输出方式）：A组包括A口和C口的高四位（PC7PC4），A口可由程序设定为输入口或输出口，C口的高四位则用来作为输入/输出操作的控制和同步信号；B组包括B口和C口的低四位（PC3PC0），功能和A组相同。方式方式2（双向（双向I/O口方式）：口方式）：仅A口有

25、这种工作方式，B口无此工作方式。此方式下，A口为8位双向I/O口，C口的PC7PC3用来作为输入输出的控制和同步信号。此时，B口可以工作在方式0或方式1。第36页，共49页，编辑于2022年，星期五 8255A在不同的工作方式下，各口线的功能如下表所示。第37页，共49页，编辑于2022年，星期五（2）8255A的控制操作状态 8255A芯片的工作方式是通过地址线A1,A0选择端口、通过读写控制逻辑的组合状态来实现的。其操作状态如下表所示。第38页，共49页，编辑于2022年，星期五（3）8255A芯片的控制字 8255A芯片的初始化编程是通过对控制口写入控制字的方式实现的。方式控制字：方式控

26、制字：字控制8255A芯片三个端口的工作方式，特征是最高位为1。如下图所示。第39页，共49页，编辑于2022年，星期五 C口的按位置位/复位控制字：C口具有位操作能力，其每一位都可以通过软件设置为置位或复位。其特征是最高位为0。格式如下图所示。第40页，共49页，编辑于2022年，星期五（4）接口与编程方法）接口与编程方法 MCS-51单片机外扩8255A芯片的电路原理图如下图所示。8255A芯片内部已有数据总线驱动器，可以直接与MCS-51单片机总线相连接（P0口接D0D7）。8255A的RESET，分别与MCS-51单片机的RESET，相连，接P2.7，单片机地址线最低2位分别接8255

27、A芯片的A1，A0。PA,PB,PC及控制寄存器的地址分别是7FFCH,7FFDH,7FFEH和7FFFH。第41页，共49页，编辑于2022年，星期五 例例题题 如图上页所示，假设8255A芯片的PA接8只状态指示灯，PB接8个开关，现须将开关闭合的状态输入到片内60H单元保存，将70H单元的内容送状态指示灯显示，并置位PC7引脚，编写相应程序。解解：根据题意，设置8255A的A口方式0输出，B口方式0输入，C口高四位输出，则8255A的方式字为82H（10000010B），C口置位/复位字为0FH（00001111B），8255A的方式字及置位/复位控制字地址为7FFFH。初始化过程及输入

28、/输出的程序如下：ORG 1000H DSP8255:MOV DPTR,#7FFFH ;数据指针指向8255A控制口 MOV A,#82H MOVX DPTR,A;工作方式字送8255A控制口 MOV A,#0FH MOVX DPTR,A;C口置位/复位字送8255A控制口 MOV DPTR,#7FFDH;数据指针指向8255A 的B口 MOVX A,DPTR MOV 60H,A;将B口开关状态送入60H单元 MOV DPTR,#7FFCH;数据指针指向8255A 的A口 MOV A,70H MOVX DPTR,A;70H单元内容A口指示灯显示 RET END 第42页，共49页，编辑于202

29、2年，星期五2RAM/IO扩展芯片8155（1）功能与引脚 8155芯片内具有256B的静态RAM，2个8位可编程并行I/O口PA、PB，1个6位可编程并行I/O口PC，1个14位计数器。其特点是接口简单、内部资源丰富、应用广泛。引脚图如右图所示。第43页，共49页，编辑于2022年，星期五4.6 总线接口扩展 总线种类繁多，可分为局部总线、系统总线和通信总线。通信总线是系统之间或CPU与外设之间进行通信的一组信号线。通信总线接口按电气标准及协议来分包括RS-232,RS-422,RS-485,MODEM,USB,IEEE 1394,Internet网络芯片等，它们在不同的领域得到了广泛的应用

30、。这里主要介绍MCS-51单片机应用系统中常用的通信总线标准及接口。4.6.1 EIA RS-232C4.6.1 EIA RS-232C总线标准与接口电路总线标准与接口电路 EIA RS-232C是异步串行通信中应用最广泛的标准总线，是美国EIA（Electronic Industries Association，电子工业联合会）开发公布的通信协议。适合于数据传输速率在020kb/s范围内的通信，包括了按位串行传输的电气和机械方面的规定。在微机通信接口中被广泛采用。第44页，共49页，编辑于2022年，星期五1.电气特性（1）采取不平衡传输方式，是为点对点（即只用一对收、发设备）通信而设计的；

31、（2）采用负逻辑。（3）适用于传送距离不大于15m，速度不高于20kb/s的本 地设备之间通信的场合。2.连接器连接器（1）DB-25连接器 DB-25型连接器的外形及信号线分配如图右所示。25芯RS-232C接口具有20mA电流环接口功能，用9,11,18,25针来实现。第45页，共49页，编辑于2022年，星期五（2）DB-9连接器 DB-9连接器只提供异步通信的9个信号，其外形及信号线分配如图右所示。DB-25与DB-9型连接器的引脚分配信号完全不同。3.RS-232C的接口信号的接口信号RS-232C标准接口有25条线，其中常用的有如下几条：DSR：数据装置准备好；DTR：数据终端准备

32、好；RTS：请求发送；CTS：允许发送；DCD：接收线信号检出；RI：振铃指示；TXD：发送数据；RXD：接收数据；SGND（信号地）、PGND（保护地）。第46页，共49页，编辑于2022年，星期五4电平转换电平转换 RS-232C采用负逻辑，为了能够同计算机接口或终端的TTL器件连接，必须在RS-232C与TTL电路之间进行电平和逻辑关系的变换。常用的转换器件有MC1488,SN75150（TTL电平到EIA电平的转换），MC1489,SN75154（EIA电平到TTL电平的转换），MAX232（完成TTL到EIA的双向电平转换）。MAX232芯片是Maxim公司生产的低功耗、单电源、双R

33、S-232发送/接收器，可实现TTL到EIA的双向电平转换。其引脚排列如下图所示。第47页，共49页，编辑于2022年，星期五5.EIA RS-232C5.EIA RS-232C与单片机系统的接口与单片机系统的接口 RS-232C与单片机系统的接口电路如图下所示。MAX232外围的4个电解电容Cl,C2,C3,C4，是内部电源转换所需电容，其取值均为1F/25V，C5为0.1F的去耦电容。MAX232的引脚T1IN,T2IN,R1OUT,R2OUT为接TTL/CMOS电平的引脚，引脚T1OUT,T2OUT,R1IN,R2IN为接RS-232C电平的引脚。所以，T1IN,T2IN引脚应与MCS-51的串行发送引脚TXD相 连 接。R1OUT,R2OUT应与MCS-51的串行接收引脚RXD相连接。T1OUT,T2OUT应与PC机的接收端RD相连接。R1IN,R2IN应与PC的发送端TD相连接。第48页，共49页，编辑于2022年，星期五作业与练习：作业与练习：4.74.84.94.12第49页，共49页，编辑于2022年，星期五