第6章 存储器精选PPT.ppt

《第6章 存储器精选PPT.ppt》由会员分享，可在线阅读，更多相关《第6章 存储器精选PPT.ppt（59页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第6章 存储器第1页，本讲稿共59页第第6章章 存储器存储器硬盘硬盘软盘软盘光盘光盘磁带磁带磁鼓磁鼓内存条内存条U盘盘MP3MP4移动硬盘移动硬盘用来存放程序和数据；用来存放程序和数据；是计算机系统中的记忆设备。是计算机系统中的记忆设备。基本常识基本常识hats the存储器存储器?W计算机存储体系的层次结构第2页，本讲稿共59页6.1 半导体存储器的性能特点和分类半导体存储器的性能特点和分类6.1.1半导体存储器的分类半导体存储器的分类1 1按制造工艺分类按制造工艺分类（1）双极（Bipolar）型由TTL（Transistor-Transistor Logic）晶体管逻辑电路构成。存储器工

2、作速度快，与CPU处在同一量级集成度低、功耗大、价格偏高（2）金属氧化物半导体型（MOS型）用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM、E2PROM、Flash Memory等。集成度高、功耗低、价格便宜速度较双极型器件慢第3页，本讲稿共59页只读存储器只读存储器（ROM）静态静态RAM（SRAM）动态动态RAM（DRAM）非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）闪烁存储器闪烁存储器FLASH ROM（EEPROM）顺序存取

3、存储器顺序存取存储器 磁带磁带 直接存取存储器直接存取存储器 磁盘磁盘随机存取存储随机存取存储器器（RAM）存取时间与存取时间与物理地址无关物理地址无关（随机访问）（随机访问）（1）存取时间与存取时间与物理地址有关物理地址有关（串行访问）（串行访问）（2）2.2.按存取方式分类按存取方式分类第4页，本讲稿共59页说明（1）随机存取存储器RAM信息可以随时写入或读出关闭电源后所存信息将全部丢失静态RAM采用双稳电路存储信息，而动态RAM是以电容上的电荷存储信息。静态RAM速度更快，而动态RAM的集成度更高、功耗和价格更低，动态RAM必须定时刷新。（2）只读存储器ROMROM是一种在工作过程中只能

4、读不能写的非易失性存储器掉电后所存信息不会丢失第5页，本讲稿共59页可与可与CPU直直接交换数据接交换数据3.按在计算机中的作用分类按在计算机中的作用分类磁盘磁盘高速缓冲存储器（高速缓冲存储器（Cache）存储器存储器主存储器主存储器辅助存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态静态 RAM动态动态 RAM磁带磁带光盘光盘介于介于CPU与内存之间与内存之间后援存储器后援存储器第6页，本讲稿共59页半导体存储器半导体存储器随机存取存储器随机存取存储器 （RAM）只读存储器只读存储器（ROM）静态静态RAM（SRAM）动态动态RAM（DRAM）掩膜式掩膜式ROM可编程可

5、编程ROM（PROM）可擦除可擦除PROM（EPROM）电可擦除电可擦除PROM（E2PROM）图图6-1 半导体存储器的分类半导体存储器的分类第7页，本讲稿共59页6.1.2 半导体存储器的主要性能指标半导体存储器的主要性能指标1存储容量存储容量2存取速度存取速度3功耗功耗4可靠性可靠性5性能性能/价格比价格比第8页，本讲稿共59页1.存储容量：存储二进制信息的数量存储容量：存储二进制信息的数量 2种表示形式：种表示形式：存储容量存储位数存储容量存储位数/8存储字节数存储字节数存储容量存储单元数目存储容量存储单元数目存储字长存储位数存储字长存储位数指令中指令中地址码的位数地址码的位数决定了主

6、存储器的可决定了主存储器的可直接直接寻址的最大空间寻址的最大空间。例如，例如，32位超级微型机提供位超级微型机提供32位物理地址，位物理地址，支持对支持对4G字节的物理主存空间的访问。字节的物理主存空间的访问。常用的计量存储空间的单位还有常用的计量存储空间的单位还有K,M,T。K为为210，M为为220，G为为230)。第9页，本讲稿共59页2.存取速度存取速度（采用两种参数描述）（采用两种参数描述）（1）存取时间）存取时间指从指从CPU给出有效给出有效地址地址启动一次存取（读启动一次存取（读/写）操作到该操作完成所需的时间。写）操作到该操作完成所需的时间。tp存储器读出时间存储器读出时间 T

7、ARp存储器写入时间存储器写入时间TAWt1t2CPU发出读操作命令发出读操作命令t1，到取出数据到取出数据t2的时间之差。的时间之差。TA含义含义取时间取时间 TA 分为分为存存提示提示第10页，本讲稿共59页2.存取速度（采用两种参数描述）存取速度（采用两种参数描述）（2）存取周期）存取周期指连续两次存储器操作之间的最小时间间隔。指连续两次存储器操作之间的最小时间间隔。存取周期存取周期Tmc存取时间存取时间TA存取时间存取时间TA间隔时间间隔时间 3.存储器带宽存储器带宽单位时间里存储器所存取的信息量。单位单位时间里存储器所存取的信息量。单位 位位/秒秒 或或 字节字节/秒秒“带宽带宽”是

8、衡量数据传输速率的重要技术指标。是衡量数据传输速率的重要技术指标。例：例：存取周期存取周期Tmc略大于略大于 存取时间存取时间TA图图示示含义含义提示提示第11页，本讲稿共59页 4.功耗：功耗：每个存储元（一个二进制存储位所对应的存储电路）消耗功率的大小。每个存储元（一个二进制存储位所对应的存储电路）消耗功率的大小。微瓦微瓦/位位5.可靠性可靠性对电磁场及温度变化等的抗干扰能力。用平均故障间隔时间来衡量。对电磁场及温度变化等的抗干扰能力。用平均故障间隔时间来衡量。MTBF（Mean Time Between Failures）反映主存速度的指标反映主存速度的指标存取时间存取时间存储周期存储周

9、期存储器带宽存储器带宽小节：小节：小结小结第12页，本讲稿共59页 6.1.3 6.1.3 半导体存储芯片的组成半导体存储芯片的组成1存储体（行列式）存储体（行列式）2地址译码器地址译码器 3控制逻辑电路控制逻辑电路 4数据缓冲器数据缓冲器第13页，本讲稿共59页 R/WCSm10 2n110 n位位地址地址地地址址译译码码器器存存 储储矩矩 阵阵 控控 制制逻逻 辑辑数数据据缓缓冲冲器器m位位数据数据 图图6-2 存储芯片组成示意图存储芯片组成示意图存储芯片的主体，它由若干个存储芯片的主体，它由若干个存储单元组成，每个存储单元存储单元组成，每个存储单元又由若干个基本存储电路（或又由若干个基本

10、存储电路（或称存储元）组成，每个存储元称存储元）组成，每个存储元可存放一位二进制信息。可存放一位二进制信息。接收来自接收来自CPU的的N位地址，位地址，经译码后产生经译码后产生2n个地址选择个地址选择信号，实现对片内存储单元信号，实现对片内存储单元的选址。的选址。接收片选信号及来自接收片选信号及来自CPU的的读读/写控制信号，形成芯片内写控制信号，形成芯片内部控制信号，控制数据的读部控制信号，控制数据的读出和写入。出和写入。用于暂时存放来自用于暂时存放来自CPU的写入的写入数据或从存储体内读出的数据。数据或从存储体内读出的数据。暂存的目的是为了协调暂存的目的是为了协调CPU和和存储器之间在速度

11、上的差异。存储器之间在速度上的差异。第14页，本讲稿共59页6.2.1 静态静态RAM1SRAM的基本存储电路的基本存储电路 X地址选择地址选择 Y地址选择地址选择 T8B T7A T6 T5 T2 T1 T4 T3VCC所有存储元所有存储元共用此电路共用此电路图图 6-3 静态静态RAM的基本存储电路的基本存储电路6.2 随机存取存储器随机存取存储器T3、T4是负载管，是负载管，T1、T2为工作为工作管，管，T5、T6、T7、T8是控制管是控制管。该该电电路路有有两两种种稳稳定定状状态态：T T1 1截截止止，T T2 2导导通通为为状状态态“1 1”；T T2 2截截止止，T T1 1导导

12、通通为为状态状态“0 0”。I/O I/O第15页，本讲稿共59页2 2SRAMSRAM的读写过程的读写过程（1）读出过程）读出过程 地址码地址码A11A0加到加到SRAM芯片的地址输入芯片的地址输入端，经端，经X与与Y地址译码器译码，产生行选通、地址译码器译码，产生行选通、列选通信号，选中某一单元。列选通信号，选中某一单元。被选中单元的信息（被选中单元的信息（0或或1）经一定时间出）经一定时间出现在现在I/O电路的输出端。电路的输出端。I/O电路对读出信号电路对读出信号放大、整形后送双向三态缓冲器。放大、整形后送双向三态缓冲器。在送上地址码的同时，还要送上输出允许信号在送上地址码的同时，还要

13、送上输出允许信号和片选信号。和有效，双向三态缓冲器的输出和片选信号。和有效，双向三态缓冲器的输出三态门打开，所读信息送至三态门打开，所读信息送至DB总线上，于是存总线上，于是存储单元中的信息被读出。储单元中的信息被读出。第16页，本讲稿共59页2SRAM的读写过程的读写过程（2）写入过程）写入过程 地址码地址码A11A0加到加到SRAM芯片的地芯片的地址输入端，选中相应的存储单元。址输入端，选中相应的存储单元。将要写入的数据放在将要写入的数据放在DB上。上。加上有效的片选信号加上有效的片选信号CE和写信号和写信号WE,这时三态门打开，这时三态门打开，DB上的数据进入输上的数据进入输入电路，送到

14、存储单元的位线上，写入电路，送到存储单元的位线上，写入该存储单元。入该存储单元。第17页，本讲稿共59页图图6-4 4K1位的存储器结构位的存储器结构A6OEA7A11CEY63Y1Y0X0X1X63A0A1A5DBi（0，1）（0，0）地地址址输输入入缓缓冲冲器器X地地址址译译码码器器控制电路控制电路Y地址译码器地址译码器地址输入缓冲器地址输入缓冲器双向双向三态三态缓冲缓冲器器I/O电路电路（0，63）（1，63）（63，63）（63，1）（63，0）（1，1）（1，0）WE第18页，本讲稿共59页3典型典型SRAM芯片芯片=0，符号符号名称名称功能说明功能说明A0A9地址线地址线接相应地址

15、总线，用来对某存储单元寻址接相应地址总线，用来对某存储单元寻址I/O1I/O4双向数据线双向数据线用于数据的写入和读出用于数据的写入和读出片选线片选线低电平时，选中该芯片低电平时，选中该芯片写允许线写允许线 =1,读出数据读出数据 VCC电源线电源线5V=0时写入数据；时写入数据；=0，表表6-1 Intel 2114芯片引脚功能说明芯片引脚功能说明常用的常用的SRAMSRAM芯片有芯片有21142114（1 1K4K4）、）、21422142（1K41K4）、）、61166116（2K82K8）、）、62326232（4K84K8）、）、62646264（8K88K8）、）、和和622566

16、2256（3232K8K8）等。等。第19页，本讲稿共59页 WE CS&11输入输入数数据据控制控制630列列I/O电路电路列选列选A0SA3S I/O4 I/O3 I/O2 I/O1A4A9630GNDVCC行行选选存储单元存储单元64行行64列列图图6-5 2114 SRAM结构框图及引脚结构框图及引脚GND 1 182114 9 10A6A5A4A3A0A1A2CSVCCA7A8A9I/O1I/O2I/O3I/O4WE第20页，本讲稿共59页6.2.2 动态动态RAM1DRAM的基本存储电路的基本存储电路 DRAM是以是以MOS晶体管栅极电容是否充有电荷晶体管栅极电容是否充有电荷来存储

17、信息的，其基本单元电路一般由四管、三来存储信息的，其基本单元电路一般由四管、三管和单管组成管和单管组成 读出再生读出再生 放大器放大器T2列选择线列选择线YC T1图图6-6 单管动态单管动态RAM基本存储电路基本存储电路行选择线行选择线X数据数据I/O线线电容电容C C有电荷表示有电荷表示“1 1”，无电，无电荷表示荷表示“0 0”。若地址经译码后。若地址经译码后选中行选线选中行选线X X及列选线及列选线Y Y，则则T T1 1、T T2 2同时导通，可对该单元进行读同时导通，可对该单元进行读/写操作。写操作。第21页，本讲稿共59页2DRAM的特点的特点（1）DRAM芯片的结构特点芯片的结

18、构特点DRAM与与SRAM一样，都是由许多基本存储元电路按一样，都是由许多基本存储元电路按行、列排列组成二维存储矩阵行、列排列组成二维存储矩阵 DRAM芯片集成度高，存储容量大，因而要求地址线芯片集成度高，存储容量大，因而要求地址线引脚数量多引脚数量多（2）DRAM的刷新的刷新刷新刷新，就是不断地每隔一定时间（一般每隔，就是不断地每隔一定时间（一般每隔2ms）对）对DRAM的所有单元进行读出，经读出放大器放大后再的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变存信息保持不变 第22页，本讲稿共59

19、页（1）芯片的引脚）芯片的引脚 符号符号名称名称符号符号名称名称A A0 0AA 6 6地址输入地址输入写（或读）允许写（或读）允许列地址选通列地址选通V V BB BB电源（电源（-5V-5V）行地址选通行地址选通V V CC CC电源（电源（5V5V）D D in in数据输入数据输入V V DD DD电源（电源（+12V+12V）D D out out数据输出数据输出V V SS SS地地表表6-2 Intel 2116的引脚名的引脚名3典型典型DRAM芯片芯片目前市场上的目前市场上的DRAM芯片种类很多，常用芯片种类很多，常用的有的有Intel 2116、2118、2164等等第23页

20、，本讲稿共59页（2）内部结构）内部结构 Dout1/128A1A8A7A6A6A1A0A0A1A2A3A4A5行地址行地址锁存及锁存及译码器译码器列地址列地址锁存及锁存及译码器译码器RAS128128存储矩阵存储矩阵（16K1）128个列个列放大器放大器I/O电路电路Din1/128定时控制定时控制发生器发生器写信写信号锁号锁存器存器WECAS图图6-7 Intel 2116内部结构框图内部结构框图第24页，本讲稿共59页6.2.3 PC机内存条机内存条1FPM DRAM（Fast Page Mode DRAM，快速页面模式内存）快速页面模式内存）2EDO DRAM（Extended Dat

21、a Out DRAM,扩展数据输出内存）扩展数据输出内存）3SDRAM（Synchronous Burst DRAM,同同步突发内存）步突发内存）4DDR（Double Data Rate,双倍数据速率）双倍数据速率）SDRAM第25页，本讲稿共59页6.3 只读存储器只读存储器6.3.1 可擦除可编程可擦除可编程EPROM1基本存储电路和工作原理基本存储电路和工作原理字选线字选线场浮场浮效置效置应栅应栅管管Vcc位位线线（a）EPROM的基本存储电路的基本存储电路 SN基底基底PPDSiO2SiO2源级源级漏级漏级多晶硅多晶硅浮置栅浮置栅 （b）FAMOS场效应管结构场效应管结构图图6-8

22、EPROM的基本存储电路和的基本存储电路和FAMOS结构结构ROM的发展及分类第26页，本讲稿共59页2 2编程和擦除过程编程和擦除过程EPROMEPROM是是一一种种可可由由用用户户进进行行编编程程并并可可用用紫紫外外光光擦擦除除的的只只读读存储器。存储器。EPROMEPROM的的编编程程过过程程实实际际上上就就是是对对某某些些单单元元写写入入“0”“0”的的过过程程。采采用用的的办办法法是是：在在管管子子的的漏漏极极加加一一个个高高电电压压，使使漏漏区区附附近近的的PNPN结结雪雪崩崩击击穿穿，在在短短时时间间内内形形成成一一个个大大电电流流，一一部部分分热热电电子子获获得得能能量后将穿过

23、绝缘层，注入浮置栅。量后将穿过绝缘层，注入浮置栅。擦擦除除的的原原理理与与编编程程相相反反，通通过过向向浮浮置置栅栅上上的的电电子子注注入入能能量量，使得它们逃逸。使得它们逃逸。第27页，本讲稿共59页2编程和擦除过程编程和擦除过程EPROM的编程过程实际上就是对某些单元写入的编程过程实际上就是对某些单元写入“0”的过程，也就是向有关的的过程，也就是向有关的FAMOS管的浮置管的浮置栅注入电子的过程。栅注入电子的过程。3典型的典型的EPROM芯片介绍芯片介绍（1）芯片特性）芯片特性 2K*8符号符号 名称名称功能说明功能说明A0A10地址线接相应地址总线，用来实现对某存储单元寻址D0D7数据线

24、接数据总线，用于工作时数据读出CE（PD/PGM）片选（功率下降/编程）线工作时作为片选信号，编程写入时接编程脉冲输出允许线控制数据读出VCC电源线5VVPP电源线编程时接25V，读操作时接5V表表6-3 Intel 2716芯片引脚功能说明芯片引脚功能说明第28页，本讲稿共59页（2）工作方式）工作方式 信号线信号线（PD/PGM）CEVPPVCCD0D7读读低低低低5V5V数据输出数据输出输出禁止输出禁止无关无关高高5V5V高阻高阻功率下降功率下降高高无关无关5V5V高阻高阻编程编程由低到高脉冲由低到高脉冲高高25V5V数据输入数据输入编程核实编程核实低低低低25V5V数据输出数据输出编程

25、禁止编程禁止低低高高25V5V高阻高阻表表6-4 Intel 2716芯片工作方式的选择芯片工作方式的选择工作方式工作方式OE第29页，本讲稿共59页6.3.2 电可擦除的可编程电可擦除的可编程E2PROM 1芯片特性芯片特性 1 28 2 27 3 26 4 25 5 Intel 24 6 2864A 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15A0A6A7A122A5A4A3A2A1I/O0I/O1I/O2GNDR/BI/O3I/O4I/O5I/O6I/O7OEA10OEA11A9A8VSSWEVcc图图6-9 2864A E2PROM的引

26、脚的引脚第30页，本讲稿共59页R/符号符号名称名称功能说明功能说明A12A0地址线地址线输入输入I/O7I/O0数据输入数据输入/输出线输出线双向，读出时为输出，写入双向，读出时为输出，写入/擦除时为输入擦除时为输入片选和电源控制线片选和电源控制线输入，控制数据输入输出输入，控制数据输入输出写入允许控制线写入允许控制线 线的电平状态和时序状态控制线的电平状态和时序状态控制2864A的操作的操作数据输出允许线数据输出允许线控制数据读出控制数据读出5V电源电源准备就绪准备就绪/忙状态线忙状态线用来向用来向CPU提供状态信号提供状态信号输入，进行擦/写，功率下降操作时，根据和表表6-5 Intel

27、 2846A芯片引脚功能说明芯片引脚功能说明第31页，本讲稿共59页2工作方式工作方式 引脚信号引脚信号工作方式工作方式读出读出001高阻高阻输出输出维持维持1高阻高阻高阻高阻写入写入010低低输入输入字节擦除字节擦除字节写入前自动擦除字节写入前自动擦除表表6-6 Intel 2864A E2PROM的工作方式的工作方式R/数据线功能（1）读出方式）读出方式（2）写入方式）写入方式/字节擦除字节擦除（3）整片擦除方式）整片擦除方式（4）维持方式）维持方式第32页，本讲稿共59页6.3.3 快速擦写存储器快速擦写存储器快速擦写存储器（快速擦写存储器（Flash Memory）也称为闪速存储器）也

28、称为闪速存储器它是一种新型的半导体存储器它是一种新型的半导体存储器1闪存的特点闪存的特点（1）按区块（）按区块（Sector）或页面（）或页面（Page）组织）组织（2）可进行快速页面写入）可进行快速页面写入（3）内部编程控制逻辑）内部编程控制逻辑（4）在线系统编程能力）在线系统编程能力（5）软件和硬件保护能力）软件和硬件保护能力 2闪存的应用闪存的应用目前闪存主要用来构成存储卡，以代替软磁盘目前闪存主要用来构成存储卡，以代替软磁盘 第33页，本讲稿共59页6.4 半导体存储器接口技术半导体存储器接口技术6.4.1 存储器与存储器与CPU接口的一般问题接口的一般问题1存储器与存储器与CPU之间

29、的时序配合之间的时序配合2CPU总线的负载能力总线的负载能力3存储芯片的选用和地址分配存储芯片的选用和地址分配对芯片类型的选用对芯片类型的选用对芯片型号的选用对芯片型号的选用第34页，本讲稿共59页存储器与存储器与CPUCPU之间的时序配合之间的时序配合选用存储芯片时，必须考虑它的存取速度和选用存储芯片时，必须考虑它的存取速度和CPUCPU速度的匹配问题，即时序配合。速度的匹配问题，即时序配合。为了使为了使CPUCPU能与不同速度的存储器相连接，一种常用的方法是使用能与不同速度的存储器相连接，一种常用的方法是使用“等待申等待申请请”信号。该方法是在信号。该方法是在CPUCPU设计时设置一条设计

30、时设置一条“等待申请等待申请”输入线。输入线。若与若与CPUCPU连接的存储器速度较慢，使连接的存储器速度较慢，使CPUCPU在规定的的读在规定的的读/写周期内不能完成写周期内不能完成读读/写操作，则在写操作，则在CPUCPU执行访问存储器指令时，由等待信号发生器向执行访问存储器指令时，由等待信号发生器向CPUCPU发出发出“等等待申请待申请”信号，使信号，使CPUCPU在正常的读在正常的读/写周期之外再插入一个或几个等待周期写周期之外再插入一个或几个等待周期TwTw，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存储器，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存

31、储器匹配的目的。匹配的目的。第35页，本讲稿共59页CPUCPU总线的负载能力总线的负载能力通常通常CPUCPU总线的负载能力是一个总线的负载能力是一个TTLTTL器件或器件或2020个个MOSMOS器件。器件。一一般般小小型型系系统统中中，CPUCPU可可直直接接与与存存储储器器芯芯片片相相连连。而而在在较较大大系系统统中，当总线负载数超过限定时应当加接驱动器。中，当总线负载数超过限定时应当加接驱动器。地地址址线线、控控制制线线时时是是单单向向的的，故故采采用用单单向向驱驱动动器器，如如7474LS244LS244，Intel8282Intel8282等等，而而数数据据线线是是双双向向传传动

32、动的的，故故采采用用双双向向驱驱动器，如动器，如7474LS245LS245、Intel8286/8287Intel8286/8287等。等。第36页，本讲稿共59页存储芯片的选用和地址分配存储芯片的选用和地址分配存储芯片类型和芯片型号的选择因素存储芯片类型和芯片型号的选择因素存放对象存放对象存储容量存储容量存取速度存取速度结构结构价格。价格。第37页，本讲稿共59页6.4.2 存储器与地址总线的连接存储器与地址总线的连接存储器与CPU的连接，本质上就是三总线的连接。其中最主要的是地址总线的连接，在地址分配的基础上实现地址译码，保证CPU能对存储器中所有单元正确寻址。回顾下8086三总线的构成

33、第38页，本讲稿共59页6.4.2 存储器与地址总线的连接存储器与地址总线的连接存储芯片的共性存储芯片的共性 存储芯片种类很多，特点各不相同，但能和计算机接口的存储芯片种类很多，特点各不相同，但能和计算机接口的专用芯片通常具备三总线引脚，即数据线引脚、地址线专用芯片通常具备三总线引脚，即数据线引脚、地址线引脚和读、写控制线引脚，此外还有片选线引脚。引脚和读、写控制线引脚，此外还有片选线引脚。并行传送芯片的数据线引脚通常为并行传送芯片的数据线引脚通常为8根，地址线引脚的根根，地址线引脚的根数因芯片不同而不同，取决于片内存储单元的个数或数因芯片不同而不同，取决于片内存储单元的个数或I/O接口内接口

34、内寄存器（又称为端口）的个数，寄存器（又称为端口）的个数，N根地址线和单元的个数根地址线和单元的个数的关系是：单元的个数的关系是：单元的个数 。N2第39页，本讲稿共59页 存储芯片的存储芯片的片选引脚片选引脚CS(或或CE)一般是低电平有效，仅当一般是低电平有效，仅当片选引脚为有效电平时，片选引脚为有效电平时，该芯片才会被选中使用总线。该芯片才会被选中使用总线。存储芯片的存储芯片的读控制信号读控制信号通常用符号通常用符号 OE（输出允许）或（输出允许）或 RD（读允许）表示，（读允许）表示，写控制信号写控制信号通常用符号通常用符号WE（写允许）或（写允许）或WR（写）表示，通常是低电平控制读

35、和写。（写）表示，通常是低电平控制读和写。第40页，本讲稿共59页存储器与存储器与CPU的连线原则的连线原则 系统的扩展归结为三总线的连接，连接的方法很简单，连系统的扩展归结为三总线的连接，连接的方法很简单，连线时应遵守下列原则：线时应遵守下列原则：1。连接的双方连接的双方 数据线连数据线，地址线连地址线，数据线连数据线，地址线连地址线，控制线连控制线。控制线连控制线。2。控制线相同的地址线不能相同，控制线相同的地址线不能相同，地址线相同的控制线不能相同。地址线相同的控制线不能相同。3。片选信号有效的芯片才选中工作。当一类芯片仅一片时片选片选信号有效的芯片才选中工作。当一类芯片仅一片时片选端可

36、接地，当同类芯片多片时片选端可通过线译码、部分译码、端可接地，当同类芯片多片时片选端可通过线译码、部分译码、全译码接地址线（通常是高位地址线）等方法全译码接地址线（通常是高位地址线）等方法。第41页，本讲稿共59页地址线的连接地址线的连接 如前面所述，和计算机接口的存储芯片会有如前面所述，和计算机接口的存储芯片会有N根地址线引脚，用根地址线引脚，用于选择片内的存储单元或端口，称为字选或片内选择；为区别同类型的不于选择片内的存储单元或端口，称为字选或片内选择；为区别同类型的不同芯片，外围芯片通常都有一个片选引脚，仅当该引脚为有效电平（通常同芯片，外围芯片通常都有一个片选引脚，仅当该引脚为有效电平

37、（通常为低电平）该片才被选中。为低电平）该片才被选中。一个芯片的某个单元的地址由片选的地址和片内字选择地址共同组成，一个芯片的某个单元的地址由片选的地址和片内字选择地址共同组成，因此字选和片选引脚均应接到因此字选和片选引脚均应接到CPU的地址线上。连线的方法是：的地址线上。连线的方法是：字选线：字选线：外围芯片的字选（片内选择）地址线引脚直接接单片机的从外围芯片的字选（片内选择）地址线引脚直接接单片机的从A0开始的低位地址线开始的低位地址线 片选线：片选线：根据实际情况有三种连线方法根据实际情况有三种连线方法第42页，本讲稿共59页6.4.2 存储器与地址总线的连接存储器与地址总线的连接1全译

38、码法全译码法全译码法是指将地址总线中除片内地址以外的全全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。部高位地址接到译码器的输入端参与译码。采用全译码法，每个存储单元的地址都是唯一的，采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较不存在地址重叠，但译码电路较复杂，连线也较多。多。例例6-1 设设CPU寻址空间为寻址空间为64KB（地址总线为（地址总线为16位），存储器由位），存储器由8片容量片容量为为8KB的芯片构成。采用全译码法寻址的芯片构成。采用全译码法寻址64KB容量存储器的结构如图容量存储器的结构如图6-3所示。所

39、示。第43页，本讲稿共59页A13A153-8译码器译码器Y0Y1Y7A0A128KB（1）CS8KB（2）CS8KB（8）CS图图6-10 全译码法结构图全译码法结构图第44页，本讲稿共59页 74LS138是是3-8译码器，它有译码器，它有3个输入端、个输入端、3个控制端及个控制端及8个输出端，个输出端，引线及功能如图引线及功能如图9-5所示。所示。74LS138译码器只有当控制端译码器只有当控制端G为为100时，时，才会在输出的某一端才会在输出的某一端(由输入端由输入端C、B、A的状态决定的状态决定)输出低电平信输出低电平信号，其余的输出端仍为高电平。号，其余的输出端仍为高电平。第45页

40、，本讲稿共59页2部分译码法部分译码法部分译码法是将高位地址线中的一部分（而不是部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。全部）进行译码，产生片选信号。例例6-2 CPU地址总线为地址总线为16位，存储器由位，存储器由4片容量为片容量为8KB的芯片构成时，采的芯片构成时，采用部分译码法寻址用部分译码法寻址32KB容量存储器的结构如图容量存储器的结构如图6-4所示。所示。（地址）（地址）Y1Y0Y2Y3A14A132-4译码器译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）（不参加译码）A0A12图图6-11 部分译码法结构

41、部分译码法结构第46页，本讲稿共59页3线选法线选法线选法是指高位地址线不经过译码，直接作为存线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。储芯片的片选信号。例例6-3假定某微机系统的存储容量为假定某微机系统的存储容量为8KB，CPU寻址空间为寻址空间为64KB（即地址（即地址总线为总线为16位），所用芯片容量为位），所用芯片容量为2KB（即片内地址为（即片内地址为11位）。图位）。图6-5所所示为选用示为选用A11A14作为片选控制的结构图。作为片选控制的结构图。（地址）（地址）A0A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13

42、A14图图6-12 线选法结构图线选法结构图第47页，本讲稿共59页6.4.3 存储器与控制总线、数据总线的连接存储器与控制总线、数据总线的连接1存储器与控制总线的连接存储器与控制总线的连接对于存储器来说，与控制总线有关的外对于存储器来说，与控制总线有关的外部接口信号线除如上所述的片选控制线部接口信号线除如上所述的片选控制线外，主要还有两类：一是读写控制线，外，主要还有两类：一是读写控制线，用于决定操作类型；二是行选通、列选用于决定操作类型；二是行选通、列选通信号线（仅对通信号线（仅对DRAM芯片），用于控芯片），用于控制制DRAM的行、列地址线输入和动态的行、列地址线输入和动态刷新。刷新。第

43、48页，本讲稿共59页6.4.3 存储器与控制总线、数据总线的连接存储器与控制总线、数据总线的连接2存储器与数据总线的连接存储器与数据总线的连接在微机中，无论字长是多少，一般每个存在微机中，无论字长是多少，一般每个存储模块（储模块（8位机为单存储模块，位机为单存储模块，16位机为位机为双模块，双模块，32位机为位机为4模块）都是以一个字节模块）都是以一个字节为基本单位来划分存储单元的，即每为基本单位来划分存储单元的，即每8位为位为一个存储单元，对应一个存储地址。一个存储单元，对应一个存储地址。第49页，本讲稿共59页6.4.4 存储器接口举例存储器接口举例例例6-4 用用2716 EPROM芯

44、片为某芯片为某8位微处理器设计一个位微处理器设计一个16KB的的ROM存储存储器。已知该微处理器地址线为器。已知该微处理器地址线为A0A15，数据线为，数据线为D0D7，“允许访存允许访存”控制信号为控制信号为/M，读出控制信号为，读出控制信号为/RD。画出画出EPROM与与CPU的连接框图。的连接框图。D0 D7 A0A10 RD CPU A11A13 MY7Y1Y0+5V74LS138G2AG2BGGNDVcc+5V+5VVPP+25VO0O72716（1）OECEO0O72716（3）OECEO0O72716（2）OECE图图6-13 EPROM 与与CPU连接框图连接框图第50页，本讲

45、稿共59页例例6-5 某某8位微机有地址总线位微机有地址总线16根，双向数据总线根，双向数据总线8根，控制总线中与根，控制总线中与主存相关的有主存相关的有“允许访存允许访存”信号（低电平有效）和读信号（低电平有效）和读/写控制信号写控制信号R/（高电平读、低电平写）。试用（高电平读、低电平写）。试用SRAM芯片芯片2114为该机设计一个为该机设计一个8KB的存储器并画出连接框图的存储器并画出连接框图。Vcc A12 A11 A10 CPU MREQ A9 A0 R/W D07 74LS138CBAG2AG2BG11Y7Y0Y1CS2114(2)CS2114(1)CS2114(4)CS2114(

46、3)CS2114(16)CS2114(15)图图6-14 存储器与存储器与CPU连接框图连接框图第51页，本讲稿共59页掌握练习掌握练习在8088上扩展一片6116（2KB*8的RAM)CE、OE、WE在8088上扩展一片EPROM2732（4K*8）和一片RAM6264（4K*8）在8088上扩展2片（8K*8）RAM用74LS138做地址译码Y1/Y5，写出地址；再用线选法接，写出地址。第52页，本讲稿共59页6.5 高速缓冲存储器高速缓冲存储器6.5.1 Cache系统基本结构与原理系统基本结构与原理主存主存数据总线数据总线CPU主存主存地址地址寄存器寄存器MA替换控制部件替换控制部件主

47、存主存-Cache地址变换地址变换机构机构Cache地址地址寄存器寄存器Cache存储体存储体多字宽多字宽地址总线地址总线不不命命中中图图6-15 Cache系统基本结构框图系统基本结构框图命中命中单字宽单字宽第53页，本讲稿共59页6.5.2 地址映像方式地址映像方式1全相联映像方式全相联映像方式从主存中将信息调入从主存中将信息调入Cache通常是以通常是以“页页”为单位为单位进行的。进行的。2直接映像方式直接映像方式直接映像方式与全相联映像方式相比，地址变换机直接映像方式与全相联映像方式相比，地址变换机构存储的信息量大大减少。构存储的信息量大大减少。3级相联映像方式级相联映像方式级相联映像

48、方式是全相联映像方式与直接映像方式级相联映像方式是全相联映像方式与直接映像方式的折衷方案。的折衷方案。第54页，本讲稿共59页6.5.3 替换算法替换算法1.先进先出算法先进先出算法FIFO（First In First Out）2.近期最少使用算法近期最少使用算法LRU（Least Recently Used）6.5.4 Cache的读的读/写过程写过程1读操作读操作2写操作写操作（1）标志交换法，或称写回法。先暂时只写入）标志交换法，或称写回法。先暂时只写入Cache有关单元，并用标志予以注明，直到该有关单元，并用标志予以注明，直到该页内容需从页内容需从Cache中替换出来时，才一次写入中

49、替换出来时，才一次写入主存。主存。（2）写直达法（）写直达法（Write-through），即每次写入），即每次写入Cache时也同时写入主存，主存与时也同时写入主存，主存与Cache始终保始终保持一致性。持一致性。第55页，本讲稿共59页*6.6 虚拟存储器虚拟存储器虚拟存储器（虚拟存储器（VM，Virtual Memory）是）是为满足用户对存储空间不断增加的需求为满足用户对存储空间不断增加的需求而提出的一种计算机存储器管理技术而提出的一种计算机存储器管理技术它是建立在它是建立在“主存外存主存外存”这一物理层这一物理层次结构基础之上，由辅助硬件及操作系次结构基础之上，由辅助硬件及操作系统存

50、储管理软件组成的一种存储体系统存储管理软件组成的一种存储体系 第56页，本讲稿共59页6.6.1 页式虚拟存储器页式虚拟存储器将虚拟空间与主存空间都划分为若干大小相同的页，虚存的将虚拟空间与主存空间都划分为若干大小相同的页，虚存的页称为虚页，主存的页称为实页页称为虚页，主存的页称为实页 实页号页内地址虚页号页内地址页表起始地址页表基址寄存器页表地址虚地址实地址页表图图6-16 页式虚拟存储器地址转换页式虚拟存储器地址转换第57页，本讲稿共59页6.6.2 段式虚拟存储器段式虚拟存储器将用户程序按其逻辑结构（如模块划分）分为若干段，各段将用户程序按其逻辑结构（如模块划分）分为若干段，各段大小可变