the arm嵌入式系统综合设计基础guide download.pdf

《the arm嵌入式系统综合设计基础guide download.pdf》由会员分享，可在线阅读，更多相关《the arm嵌入式系统综合设计基础guide download.pdf（126页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、武汉大学电子信息学院武汉大学电子信息学院ARM嵌入式系统综合设计基础 基于PXA255嵌入式系统主讲人：谢银波电子系统综合设计电子系统综合设计教学课程之教学课程之本节提要1 1 13 3 32 2 25 5 54 4 46 6 6基于基于PXA255的硬件系统结构的硬件系统结构存储器接口设计网络接口设计I/O接口设计人机交互接口设计其它接口设计存储器接口设计网络接口设计I/O接口设计人机交互接口设计其它接口设计PXA255处理器的内部结构基于Intel Xscale微架构处理器PXA255嵌入式开发平台基于Intel Xscale微架构处理器PXA255嵌入式开发平台基于Intel Xscal

2、e微架构处理器PXA255嵌入式开发平台基于Intel Xscale微架构处理器PXA255嵌入式开发平台 USB Host controller PXA255 Application processor IrDA FF UART MMC/SD Card BT UART Touch Screen SPI to Touch Screen USB Client LCD SDRAM Flash Memory Boot ROM CPLD&Board level Registers Driver and Transceiver Compact Flash AC97 Codec CS4201 Audio

3、Jack Debug Leds Accelerometer sensorHEX-encoding switchesExpansion-card slot Power System Ethernet Controller PXA255处理器特性PXA255除了XScale内核外，还具有以下特点：1、内核工作频率：200、300、400MHZ。2、系统存贮器接口：PXA255除了XScale内核外，还具有以下特点：1、内核工作频率：200、300、400MHZ。2、系统存贮器接口：100MHZ SDRAM。100MHZ SDRAM。4MB至256MB SDRAM存贮器。4MB至256MB SDRA

4、M存贮器。支持16、64、128、256Mbit DRAM技术。支持16、64、128、256Mbit DRAM技术。4个SDRAM区，每个支持64MB存贮器。4个SDRAM区，每个支持64MB存贮器。时钟允许（1个CKE脚用于把整个SDRAM接口置为自我刷新）。时钟允许（1个CKE脚用于把整个SDRAM接口置为自我刷新）。支持多至6个静态存贮器器件（SRAM、Flash、ROM或VLIO）。支持多至6个静态存贮器器件（SRAM、Flash、ROM或VLIO）。支持2个PCMCZA/CF卡插槽。3、时钟和电源控制器支持2个PCMCZA/CF卡插槽。3、时钟和电源控制器 3.6864MHZ振荡器

5、，具有核PLL和外围PLL，可产生各种工作频率。3.6864MHZ振荡器，具有核PLL和外围PLL，可产生各种工作频率。32.768KHZ振荡器可驱动实时时钟、电源管理器和中断控制器。32.768KHZ振荡器可驱动实时时钟、电源管理器和中断控制器。电源控制器可控制快速/运行、空闲和睡眠工作方式。电源控制器可控制快速/运行、空闲和睡眠工作方式。PXA255处理器特性4、DMA控制器4、DMA控制器具有16个有优先级的通道，可为内部外设和外部芯片提供服务。具有16个有优先级的通道，可为内部外设和外部芯片提供服务。采用描述器（Descriptor）允许命令链和循环结构。采用描述器（Descripto

6、r）允许命令链和循环结构。支持字、半字和字节数据传送。5、LCD控制器支持字、半字和字节数据传送。5、LCD控制器支持被动（DSTN）和主动（TFT）LCD显示。支持被动（DSTN）和主动（TFT）LCD显示。最大分辨率800*600*16。最大分辨率800*600*16。两个专用DMA通道允许LCD控制器支持单层或双层显示。6、系统集成模块两个专用DMA通道允许LCD控制器支持单层或双层显示。6、系统集成模块GPIO，每个可分别程控为输出或输入，作输入时可在上升或下降沿时产生中断。有些GPIO具有第2功能，可用于各种外围功能。GPIO，每个可分别程控为输出或输入，作输入时可在上升或下降沿时产

7、生中断。有些GPIO具有第2功能，可用于各种外围功能。中断控制器，所有中断可置为内核的IRQ或FIO中断。中断控制器，所有中断可置为内核的IRQ或FIO中断。实时时钟（RTC），可产生周期性中断，可把应用处理机从睡眠状态唤醒。实时时钟（RTC），可产生周期性中断，可把应用处理机从睡眠状态唤醒。OS定时器，有一个3.68MHZ参考计数器和四个符合寄存器。OS定时器，有一个3.68MHZ参考计数器和四个符合寄存器。PWM，有两路独立的输出，可驱动二根GPIO。PWM，有两路独立的输出，可驱动二根GPIO。PXA255处理器特性7、串行通讯口7、串行通讯口USB从机模块，支持USB V1.1，可存在

8、6个端点，具有内部产生的48MHZ时钟。USB从机模块，支持USB V1.1，可存在6个端点，具有内部产生的48MHZ时钟。具有三个UART，每个均可有慢速红外接口功能具有三个UART，每个均可有慢速红外接口功能高速红外（FIR）通讯口，基于4Mbps IrDA标准，可直接与外部IrDA LED相连。高速红外（FIR）通讯口，基于4Mbps IrDA标准，可直接与外部IrDA LED相连。同步串行规程控制器（SSPC），提供全双工同步串行接口，位速率为7.2KHZ至1.84MHZ。同步串行规程控制器（SSPC），提供全双工同步串行接口，位速率为7.2KHZ至1.84MHZ。I2C总线接口单元。

9、8、多媒休通讯口I2C总线接口单元。8、多媒休通讯口AC97控制器AC97控制器I2S控制器I2S控制器多媒体卡（MMC）控制器多媒体卡（MMC）控制器本节提要1 1 13 3 32 2 25 5 54 4 46 6 6基于基于PXA255的硬件系统结构的硬件系统结构存储器接口设计存储器接口设计网络接口设计I/O接口设计人机交互接口设计其它接口设计网络接口设计I/O接口设计人机交互接口设计其它接口设计PXA255与SDRAM存储器接口?SDRAM是在嵌入式系统设计时最常用的一类DRAM，其全称是同步动态随机存储器（Synchronous Dynamic Random Access Memory

10、）。SDRAM由于集成度高，单片存储容量大，并写读/写速度快，因此在设计嵌入式系统时，经常用其作为主存储器。SDRAM是在嵌入式系统设计时最常用的一类DRAM，其全称是同步动态随机存储器（Synchronous Dynamic Random Access Memory）。SDRAM由于集成度高，单片存储容量大，并写读/写速度快，因此在设计嵌入式系统时，经常用其作为主存储器。?SDRAM类型的存储器芯片有很多，其中,HY57V561620系列是一种容量为4M4 bank16bit（32MByte）的SDRAM，K4S561632亦为4M4 bank16bit（32MByte）SDRAM。SDRA

11、M类型的存储器芯片有很多，其中,HY57V561620系列是一种容量为4M4 bank16bit（32MByte）的SDRAM，K4S561632亦为4M4 bank16bit（32MByte）SDRAM。?注意：芯片内部的4bank不是指该芯片需要占用处理器芯片的四个存储块，而是指SDRAM芯片内部把32MB的容量分成了4块存储区，每块存储区的容量为4M16bit。注意：芯片内部的4bank不是指该芯片需要占用处理器芯片的四个存储块，而是指SDRAM芯片内部把32MB的容量分成了4块存储区，每块存储区的容量为4M16bit。?SDRAM内存容量的计算方法：SDRAM内存容量的计算方法：2 B

12、ank 2 Row 2Column ORG(bit)2 Bank 2 Row 2Column ORG(bit)PXA255支持的SDRAM类型PXA255支持的SDRAM类型SDRAM接口 4 partition selects(nSDCS3:0)4 byte selects(DQM3:0)15 multiplexed bank/row/column address signals(MA24:10)1 write enable(nWE)1 column-address strobe(nSDCAS)1 row-address strobe(nSDRAS)1 clock enable(SDCKE1

13、)2 clocks(SDCLK2:1)32 data(MD31:0)K4S561632A芯片引脚及功能图K4S561632A芯片引脚及功能图HY57V651620芯片引脚及功能图HY57V651620芯片引脚及功能图与2片32M的SDRAM的连接方法 4 partition selects(nSDCS3:0)4 byte selects(DQM3:0)15 multiplexed bank/row/column address signals(MA24:10)1 write enable(nWE)1 column-address strobe(nSDCAS)1 row-address stro

14、be(nSDRAS)1 clock enable(SDCKE1)2 clocks(SDCLK2:1)32 data(MD31:0)SDRAM空间映射PXA255与SDRAM连接方式(Normal Bank Addressing)PXA255与SDRAM连接方式(Normal Bank Addressing)PXA255与SDRAM的连接方式PXA255与SDRAM的连接方式PXA255与FLASH存储器接口?在嵌入式系统中，有许多信息是在关闭系统电源后，不允许丢失，如编写调试好的系统程序、设定好的参数、设定的工作模式等，这些信息均需要非易失性存储器来存储。在嵌入式系统中，有许多信息是在关闭系统

15、电源后，不允许丢失，如编写调试好的系统程序、设定好的参数、设定的工作模式等，这些信息均需要非易失性存储器来存储。?NAND FLASH类型的存储器因单片容量大，且写入的速度较快，成为嵌入式系统经常采用的一类非易失性存储器。常用芯片有：K9F6408。NAND FLASH类型的存储器因单片容量大，且写入的速度较快，成为嵌入式系统经常采用的一类非易失性存储器。常用芯片有：K9F6408。?NOR FLASH是另一类常用的非易失性存储器，它的特点是读出速度较快，但其单片容量相对较小，写入速度慢，且价格较贵，因此，比较适合用于小代码的存储。常用芯片有：E28F128J3A（32M）NOR FLASH是

16、另一类常用的非易失性存储器，它的特点是读出速度较快，但其单片容量相对较小，写入速度慢，且价格较贵，因此，比较适合用于小代码的存储。常用芯片有：E28F128J3A（32M）E28F128J3AE28F128J3A芯片引脚及功能图芯片引脚及功能图Flash空间映射与2片16M的FLASH的连接方法PXA255与Flash的连接方式PXA255与Flash的连接方式NAND和NOR性能比较?NOR和NAND是现在市场上两种主要的非易失闪存技术NOR和NAND是现在市场上两种主要的非易失闪存技术?NOR的读速度比NAND稍快一些NOR的读速度比NAND稍快一些?NAND的写入速度比NOR快很多NAN

17、D的写入速度比NOR快很多?NAND的擦除速度远比NOR的快NAND的擦除速度远比NOR的快?大多数写入操作需要先进行擦除操作大多数写入操作需要先进行擦除操作?NAND的擦除单元更小，相应的擦除电路更少NAND的擦除单元更小，相应的擦除电路更少NAND和NOR接口差别?NOR flash带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节NOR flash带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节?NAND flash使用复用接口和控制IO多次寻址存取数据NAND flash使用复用接口和控制IO多次寻址存取数据?NAND读和写操作采用512字节的块，这一点有点像

18、硬盘管理，此类操作易于取代硬盘等类似的块设备NAND读和写操作采用512字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备NAND和NOR容量和成本?NAND flash生产过程更为简单，成本低NAND flash生产过程更为简单，成本低?常见的NOR flash为128KB16MB，而NAND flash通常有8128MB常见的NOR flash为128KB16MB，而NAND flash通常有8128MB?NOR主要应用在代码存储介质中，NAND适合于数据存储NOR主要应用在代码存储介质中，NAND适合于数据存储?NAND在CompactFlash、Secure Digit

19、al、PC Cards和MMC存储卡市场上所占份额最大NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大NAND和NOR可靠性和耐用性?在NAND中每块的最大擦写次数是100万次，而NOR的擦写次数是10万次在NAND中每块的最大擦写次数是100万次，而NOR的擦写次数是10万次?位交换的问题NAND flash中更突出，需要ECC纠错位交换的问题NAND flash中更突出，需要ECC纠错?NAND flash中坏块随机分布，需要通过软件标定NAND flash中坏块随机分布，需要通过软件标定产品量产的问题产品量产的问题本节提要

20、1 1 13 3 32 2 25 5 54 4 46 6 6基于基于PXA255的硬件系统结构存储器接口设计网络接口设计的硬件系统结构存储器接口设计网络接口设计I/O系统设计系统设计人机交互接口设计其它接口设计人机交互接口设计其它接口设计I/O子系统的层次模型I/O子系统的层次模型?I/O子系统：I/O设备、相关的设备驱动程序和I/O子系统组成嵌入式I/O子系统。I/O子系统：I/O设备、相关的设备驱动程序和I/O子系统组成嵌入式I/O子系统。?I/O子系统的目标是对RTOS和应用程序员隐藏设备特定的信息，并且对系统的外围I/O设备提供一个统一的访问方法。I/O子系统的目标是对RTOS和应用程

21、序员隐藏设备特定的信息，并且对系统的外围I/O设备提供一个统一的访问方法。设备驱动程序I/O设备硬件RTOSI/O子系统应用程序中断处理程序从不同角度看I/O系统?从系统软件开发者角度看，从系统软件开发者角度看，I/O操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。I/O操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。?从RTOS的角度看，从RT

22、OS的角度看，I/O操作意味着对I/O请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。有时要求RTOS保证对设备的同步访问。RTOS必须进行抽象，对应用程序员隐含设备的特性。I/O操作意味着对I/O请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。有时要求RTOS保证对设备的同步访问。RTOS必须进行抽象，对应用程序员隐含设备的特性。?从应用程序员角度看，从应用程序员角度看，目标是找到一个简单、统一和精练的方法与系统中出现的所有类型的设备通信。目标是找到一个简单、统一和精练的方法与系统中出现的所有类型的设备通信。I/O接口的编址方式端口

23、映射1）I/O接口独立编址端口映射方式?这种编址方式是将存储器地址空间和I/O接口地址空间分开设置，互不影响。设有专门的输入指令（IN）和输出指令（OUT）来完成I/O操作。I/O设备10X00000XFFFFI/O设备2I/O地址空间0X0000系统地址空间0XFFFF主要优点：主要优点：内存地址空间与I/O接口地址空间分开，互不影响，译码电路较简单，并设有专门的I/O指令，所以编程序易于区分，且执行时间短，快速性好。内存地址空间与I/O接口地址空间分开，互不影响，译码电路较简单，并设有专门的I/O指令，所以编程序易于区分，且执行时间短，快速性好。缺点：缺点：只用I/O指令访问I/O端口，功

24、能有限且要采用专用I/O周期和专用I/O控制线，使微处理器复杂化。只用I/O指令访问I/O端口，功能有限且要采用专用I/O周期和专用I/O控制线，使微处理器复杂化。I/O接口的编址方式内存映射2）I/O接口与存储器统一编址方式内存映射?这种编址方式不区分存储器地址空间和I/O接口地址空间，把所有的I/O接口的端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输入/输出指令，所有传送和访问存储器的指令都可用来对I/O接口操作。I/O设备10X00000XFFFFI/O设备2保留I/O地址空间I/O设备硬件系统地址空间应用使用地址空间应用使用地址空

25、间主要优点：主要优点：访问内存的指令都可用于I/O操作，数据处理功能强；同时I/O接口可与存储器部分共用译码和控制电路。访问内存的指令都可用于I/O操作，数据处理功能强；同时I/O接口可与存储器部分共用译码和控制电路。缺点：缺点：一是I/O接口要占用存储器地址空间的一部分；二是因不用专门的I/O指令，程序中较难区分I/O操作。一是I/O接口要占用存储器地址空间的一部分；二是因不用专门的I/O指令，程序中较难区分I/O操作。DMA I/O?DMA允许设备直接访问内存而不用包含处理器，在数据传输操作开始之前，处理器设置DMA控制器，在数据传输期间，读写操作均不通过处理器。?DMA传输速度取决于I/

26、O设备的传输速度、内存设备的速度和DMA控制器的速度。?通过指定源地址、目的内存地址和传输到DMA控制器长度，处理器建立传输操作。CPUDMA控制器主存储器I/O设备字符模式设备与块模式设备根据设备如何处理与系统之间的数据传输方法可将设备分为字符模式设备和块模式设备:?字符模式设备：允许非结构的数据传输。数据传输典型地采用串行的形式，每次一个字节；字符设备通常是简单的设备，如串口、键盘等；当系统到设备的传输速率高于设备的处理速率时，设备驱动程序开设缓冲区，缓存这些数据；?块模式设备：每次传输一个数据块。采用硬件方式控制数据块的大小，有时需要采用固定的传输协议，如USB、以太网等设备建立通用的I

27、/O接口函数Create()Open()Read()Write()Close()Loctl()Destroy()Driver_Create()Driver_Open()Driver_Read()Driver_Write()Driver_Close()Driver_Loctl()Driver_Destroy()I/O操作I/O操作设备驱动程序设备驱动程序应 用应 用设 备设 备I/O接口设计I/O接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。设置接口电路的必要性：a)解决CPU和外围设备之间的时序配合和通信联络问题

28、。b)解决CPU和外围设备之间的数据格式转换和匹配问题。c)解决CPU的负载能力和外围设备端口选择问题。I/O接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。设置接口电路的必要性：a)解决CPU和外围设备之间的时序配合和通信联络问题。b)解决CPU和外围设备之间的数据格式转换和匹配问题。c)解决CPU的负载能力和外围设备端口选择问题。?PXA255处理器有81根通用I/O（GPIO）脚。1、GPIO操作?应用处理机的GPIO脚可产生和捕捉输入和输出信号。每个脚可设置为输入或输出。?使用GPDR可置GPIO脚为输出或

29、输入。编程为输出的脚，可由GPSR对应位写入1来置高，向GPCR的对应位写入1来清0。?读出GPLR可得到各个GPIO脚的状态。可通过GPER和GFER来设置上升或/和下降沿检测，并可用GEDR来读出跳变检测状态，允许时可产生中断。GPIO150也可产生唤醒事件。?许多GPIO脚有第二功能。可程控它们为第二功能，但仍需通过GPDR设置它们的方向。PXA255处理器的GPIO2、GPIO第2功能3、GPIO寄存器?GPIO模块一共有27个32位寄存器，它们完成9种功能，每种功能有3个寄存器以设置81个GPIO脚。PXA255处理器的GPIO寄存器类型寄存器功能GPIO15:0 GPIO31:16

30、GPIO47:32GPIO63:48GPIO79:64GPIO80GPLR 监控引脚的状态GPLR0GPLR1GPLR2GPSRGPSR0 GPSR1GPSR2GPCR GPCR0GPCR1GPCR2GPDR 定义引脚的方向GPDR0GPDR1GPDR2GRERGRER0 GRER1GRER2GFER GFER0GFER1GFER2GEDR 检测跳变类型GEDR0GEDR1GEDR2 GAFR 设置第二功能GAFR0_LGAFR0_UGAFR1_LGAFR1_UGAFR2_LGAFR2_U检测上升/下降沿控制输出引脚的状态1 1 13 3 32 2 25 5 54 4 46 6 6基于基于PX

31、A255的硬件系统结构存储器接口设计网络接口设计I/O接口设计的硬件系统结构存储器接口设计网络接口设计I/O接口设计人机交互接口设计人机交互接口设计其它接口设计其它接口设计本节提要概 述概 述?现在大多的嵌入式系统一般提供两种方式的人机交互界面：现在大多的嵌入式系统一般提供两种方式的人机交互界面：?一是通过串口提供一个控制台接口，提供一个字符式的控制终端；一是通过串口提供一个控制台接口，提供一个字符式的控制终端；?另一方面是采用图形化的人机界面即嵌入式图形用户界面GUI。嵌入式系统一般采用液晶显示屏LCD。另一方面是采用图形化的人机界面即嵌入式图形用户界面GUI。嵌入式系统一般采用液晶显示屏L

32、CD。主要内容主要内容?串行口串行口?输入接口输入接口?LCD与LCD控制器LCD与LCD控制器?触摸屏与触摸屏控制器触摸屏与触摸屏控制器嵌入式开发板与PC机的串行通讯嵌入式开发板与PC机的串行通讯嵌入式开发板和嵌入式开发板和PC机的通讯电缆可以按照如图所示的方式连接。机的通讯电缆可以按照如图所示的方式连接。异步串行通讯简介异步串行通讯简介?在一条传输线上完成单向传输。在一条传输线上完成单向传输。?将传输数据的字符一位接一位的传送。将传输数据的字符一位接一位的传送。?接收方对于同一条线上的一连串连续数学信号，首先将其分割成位，再按位组成字符。接收方对于同一条线上的一连串连续数学信号，首先将其分

33、割成位，再按位组成字符。?每个字符需要确定起始位和结束位，字符与字符间还可能有长度不定的空闲时间，因此传输效率较低。每个字符需要确定起始位和结束位，字符与字符间还可能有长度不定的空闲时间，因此传输效率较低。字符串行输出格式字符串行输出格式发送前：线路处于空闲状态，连续发送发送前：线路处于空闲状态，连续发送“1”开始发送：开始发送：首先，发送一位起始位首先，发送一位起始位“0”；然后，发送连续的二进制位，数据位可以为然后，发送连续的二进制位，数据位可以为5、6、7、8 随后，紧跟一位奇偶校验位（可选择奇随后，紧跟一位奇偶校验位（可选择奇/偶偶/无校验）无校验）最后，发送停止位最后，发送停止位“1

34、”，可以有，可以有1位、位、1.5位或位或2位停止位位停止位串行通讯硬件规范串行通讯硬件规范?EIA RS-232C物理特征：物理特征：DB-25 DB-15 DB-9 信号连线：保护地、信号连线：保护地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、R1电平规定：电平规定：-5V -15V 之间的电平表示逻辑之间的电平表示逻辑“1”+5V +15V 之间的电平表示逻辑之间的电平表示逻辑“0”串行通讯的连接方法PXA255的UART1、基本概念1、基本概念?PXA255处理器有四个UART(Universal Asynchronous Receiver and Transmitter

35、)，分别是：全功能UART（FFUART）、蓝牙UART（BTUART），标准UART（STUART）、硬件UART（HWUART）。PXA255处理器有四个UART(Universal Asynchronous Receiver and Transmitter)，分别是：全功能UART（FFUART）、蓝牙UART（BTUART），标准UART（STUART）、硬件UART（HWUART）。?每个UART能将从RXD端接收的串行数据转变为并行的数据，并且能够将来自处理器的并行数据转化串行数据，然后通过TXD端发送出去。每个UART能将从RXD端接收的串行数据转变为并行的数据，并且能够将来自处

36、理器的并行数据转化串行数据，然后通过TXD端发送出去。?接受缓冲寄存器（RBR）和发送保持寄存器（THB）接受缓冲寄存器（RBR）和发送保持寄存器（THB）2、波特率产生器2、波特率产生器?每个UART包含一个可编程的波特率发生器，它采用14.7456MHz作为固定的输入时钟，并且可以对它以1至（216-1）分频，波特率可以通过以下公式计算：每个UART包含一个可编程的波特率发生器，它采用14.7456MHz作为固定的输入时钟，并且可以对它以1至（216-1）分频，波特率可以通过以下公式计算：?DivisorDivisor的取值可以是1至（216-1），该值是通过在寄存器Divisor Lat

37、ch Registers(DLL and DLH)中设置，DLL和DLH都是32位的寄存器，但只有低8位可以使用，所以DLH0:7和DLL0:7就组成了一个16位的分频器，DLH0:7为分频器的高8位，DLL0:7为分频器的低8位。的取值可以是1至（216-1），该值是通过在寄存器Divisor Latch Registers(DLL and DLH)中设置，DLL和DLH都是32位的寄存器，但只有低8位可以使用，所以DLH0:7和DLL0:7就组成了一个16位的分频器，DLH0:7为分频器的高8位，DLL0:7为分频器的低8位。PXA255的UARTPXA255的UART2、波特率产生器2、

38、波特率产生器?部分波特率与分频器对应表如下：部分波特率与分频器对应表如下：BaudRate(bps)DivisorDLHDLL9600960 x00 x6038400240 x00 x1857600160 x00 x1011520080 x00 x8PXA255的UART3、数据帧格式3、数据帧格式?一个完整的数据帧包含四个部分：开始位，有效数据位，一个完整的数据帧包含四个部分：开始位，有效数据位，奇偶校验位（可以不包括）奇偶校验位（可以不包括），停止位，各部分的顺序是固定的。，停止位，各部分的顺序是固定的。数据帧的各部分位长（bit）描 述开始位1代表一个数据帧的开始，它以电平从高到低的形式

39、出现。数据位58它是写入输出缓冲寄存器THR里的值或从接收缓冲寄存器RBR里读出的值。LSB代表数据位最低位，MSB代表数据位的高位，如果接收的数据位是被配置成少于8位长，则在RBR里，该数据位是右对齐的，不足8位的地方会被填充0奇偶校验位1或0如果是偶校验，这一位会被设置1，并且数据位有奇数个1，如果是奇校验，数据位则有偶数个1停止位1或1.5或2表示一个数据帧的结束，以高电平显示PXA255与串口芯片的连接PXA255的UARTPXA255的UART4、寄存器的使用与配置4、寄存器的使用与配置?每个UART各自有一组寄存器,共13个，这些寄存器都是32位长，但都只使用低8位。每个UART各

40、自有一组寄存器,共13个，这些寄存器都是32位长，但都只使用低8位。?存在不同的寄存器使用相同地址，这就需要使用DLAB来区分不同的寄存器，如寄存器FFRBR，FFTHR，FFDLL地址同为0 x4010_0000，当DLAB为0时，访问0 x4010_0000则表示访问FFRBR，FFTHR，为1则表示访问FFDLL。存在不同的寄存器使用相同地址，这就需要使用DLAB来区分不同的寄存器，如寄存器FFRBR，FFTHR，FFDLL地址同为0 x4010_0000，当DLAB为0时，访问0 x4010_0000则表示访问FFRBR，FFTHR，为1则表示访问FFDLL。?另外，通过读写方式来区别

41、地址相同的寄存器，如FFRBR，FFTHR，当执行读操作时，访问的是FFRBR，而执行写操作时，访问的是另外，通过读写方式来区别地址相同的寄存器，如FFRBR，FFTHR，当执行读操作时，访问的是FFRBR，而执行写操作时，访问的是FFTHR。FFTHR。地 址名 称DLAB描 述0 x4010_0000FFRBR0Receive Buffer register(read only)0 x4010_0000FFTHR0Transmit Holding register(write only)0 x4010_0004FFIER0Interrupt Enable Register(read/wri

42、te)0 x4010_0008FFIIRXInterrupt Identification register(read only)0 x4010_0008FFFCRXFIFo Control Register(write only)0 x4010_000CFFLCRXLine Control Register(read/write)0 x4010_0010FFMCRXModen Control Register(read/write)0 x4010_0014FFLSRXLine Status Register(read)0 x4010_0000FFDLL1Divisor Latch Low r

43、egister(read/write)0 x4010_0004FFDLH1Divisor Latch High register(read/write)串口的使用（基本发送/接收功能）串口的使用（基本发送/接收功能）?每个UART各自有一组寄存器,共13个，这些寄存器都是32位长，但都只使用低8位。每个UART各自有一组寄存器,共13个，这些寄存器都是32位长，但都只使用低8位。?存在不同的寄存器使用相同地址，这就需要使用DLAB来区分不同的寄存器，如寄存器FFRBR，FFTHR，FFDLL地址同为0 x4010_0000，当DLAB为0时，访问0 x4010_0000则表示访问FFRBR，F

44、FTHR，为1则表示访问FFDLL。存在不同的寄存器使用相同地址，这就需要使用DLAB来区分不同的寄存器，如寄存器FFRBR，FFTHR，FFDLL地址同为0 x4010_0000，当DLAB为0时，访问0 x4010_0000则表示访问FFRBR，FFTHR，为1则表示访问FFDLL。?另外，通过读写方式来区别地址相同的寄存器，如FFRBR，FFTHR，当执行读操作时，访问的是FFRBR，而执行写操作时，访问的是FFTHR。另外，通过读写方式来区别地址相同的寄存器，如FFRBR，FFTHR，当执行读操作时，访问的是FFRBR，而执行写操作时，访问的是FFTHR。?两种方式：两种方式：程序查询

45、状态寄存器方式程序查询状态寄存器方式、中断处理方式中断处理方式输入接口设计键盘输入接口设计键盘?键盘模块可能用来输入数字型数据或者选择控制设备的操作模式。键盘模块可能用来输入数字型数据或者选择控制设备的操作模式。?键盘有两种方案：一是采用现有的一些芯片实现键盘扫描；再就是用软件实现键盘扫描。嵌入式控制器的功能很强，可能允分利用这一资源。键盘有两种方案：一是采用现有的一些芯片实现键盘扫描；再就是用软件实现键盘扫描。嵌入式控制器的功能很强，可能允分利用这一资源。一个瞬时接触开关（按钮）放置在每一行与线一列的交叉点。矩阵所需的键的数目显然根据应用程序而不同。每一行由一个输出端口的一位驱动，而每一列由

46、一个电阻器上拉且供给输入端口一位。一个瞬时接触开关（按钮）放置在每一行与线一列的交叉点。矩阵所需的键的数目显然根据应用程序而不同。每一行由一个输出端口的一位驱动，而每一列由一个电阻器上拉且供给输入端口一位。键盘扫描阵列键盘扫描阵列键盘扫描过程就是让微处理器按有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。键盘扫描过程就是让微处理器按有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。?消抖算法：消

47、抖算法：?组合键处理组合键处理键盘扫描方法键盘扫描方法Pxa255与按键的连接LCD与与LCD控制器控制器液晶显示的原理是：液晶在不同电压的作用下会呈现出不同的光特性，LCD（液晶显示屏）就是由许多液晶排成阵列而构成。液晶在物理上可以分成两大类：液晶显示的原理是：液晶在不同电压的作用下会呈现出不同的光特性，LCD（液晶显示屏）就是由许多液晶排成阵列而构成。液晶在物理上可以分成两大类：一类是无源Passive的(也称被动式)，这类液晶本身不发光，因而需要由外部提供光源，根据光源的位置，又可以进一步分成一类是无源Passive的(也称被动式)，这类液晶本身不发光，因而需要由外部提供光源，根据光源的

48、位置，又可以进一步分成反射式反射式和和透射式透射式两种。Passive液晶显示的成本较低，但缺点是亮度和对比度不大，而且有效视角较小，彩色无源液晶显示的色饱和度比较小，因而颜色不够鲜艳。两种。Passive液晶显示的成本较低，但缺点是亮度和对比度不大，而且有效视角较小，彩色无源液晶显示的色饱和度比较小，因而颜色不够鲜艳。另一类是有源的，主要是TFT（薄膜晶体管Thin Film Transitor）。TFT是薄膜晶体管Thin Film Transitor的缩写，每个液晶实际上就是一个可以发光的晶体管，所以严格地说并不是液晶。另一类是有源的，主要是TFT（薄膜晶体管Thin Film Tran

49、sitor）。TFT是薄膜晶体管Thin Film Transitor的缩写，每个液晶实际上就是一个可以发光的晶体管，所以严格地说并不是液晶。LCD与与LCD控制器控制器在单色地液晶显示屏中，一个液晶就是一个象素，而在彩色地液晶显示屏中则每个象素由红、绿和蓝三个液晶共同构成。同时可以认为每个象素背后都有个8位的寄存器，寄存器的值决定着三个液晶单元各自的亮度，不过寄存器的值并不直接驱动三个液晶单元的亮度，而是通过一个在单色地液晶显示屏中，一个液晶就是一个象素，而在彩色地液晶显示屏中则每个象素由红、绿和蓝三个液晶共同构成。同时可以认为每个象素背后都有个8位的寄存器，寄存器的值决定着三个液晶单元各自

50、的亮度，不过寄存器的值并不直接驱动三个液晶单元的亮度，而是通过一个”调色板调色板”来访问。为每个象素都配备一个物理的寄存器是不现实的，实际上只配备了一行的寄存器，而这些寄存器依次轮流连接到每一行象素并装入该行的内容，使每一行象素都短暂地受到驱动，这样周而复始，将所有地象素行都驱动一遍就显示一个完整的画面，这是一个帧(Frame)。一般为了使人不感到闪烁，一秒要重复显示数十帧。LCD一般采用并行传输。来访问。为每个象素都配备一个物理的寄存器是不现实的，实际上只配备了一行的寄存器，而这些寄存器依次轮流连接到每一行象素并装入该行的内容，使每一行象素都短暂地受到驱动，这样周而复始，将所有地象素行都驱动