ARM9嵌入式系统设计与开发应用 P67-72.doc

《ARM9嵌入式系统设计与开发应用 P67-72.doc》由会员分享，可在线阅读，更多相关《ARM9嵌入式系统设计与开发应用 P67-72.doc（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 基于S3C2410X处理器的硬件设计3.1 基本电路设计3.1.1 电源电路设计 S3C2410X需要3.3V和1.8V两种供电电压，是由5V电源电压经LM1085-3.3V和AS1117-1.8V分别得到3.3V和1.8V的工作电压。开发板上的芯片多数使用了3.3V电压，而1.8V电压是供给S3C2410内核使用的。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN总线等电路使用，具体如图3.1所示。 图3.1 系统电源电路RTC电路的电压是1.8V，实际是将电池电压或3.3V电压经过两个BAV99（等价于4个二极管串联）降压后得到的，如图3.2所示图3.2 RTC电路的电压原理图3.1

2、.2 复位电路设计硬件复位电路由IMP811T构成，实现对电压的监控和手动复位操作。IMP811T的复位电平可以使CPU JTAG(nTRST)和板级系统(nRESET)全部复位，RESET反相后得到nRESET信号，如图3.3所示。图3.3系统的复位电路3.1.3 晶振电路设计 S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，采用哪种方式通过引脚OM3：2来进行选择。 ()M3：2=00时，MPLL和UPLL的时钟均选择外部振荡器。 ()M3：2l=01时，MPLL的时钟选择外部振荡器，UPLL选择外部时钟源。 ()Ml 3：2=10时，MPLL的时钟选择外部时

3、钟源，UPLL选择外部振荡器。 OM3：2=11时，MPLL和UPLL的时钟均选择外部时钟源。 该系统中选择OM3：2均接地的方式，即采用外部振荡器提供系统时钟。外部振荡器由12MHz晶振和2个15pF的微调电容组成，如图3.4所示。 图3.4 晶振电路原理图图3.5所示的是S3C2410X应用系统所需的RTC时钟电路图，电路由12MHz晶振和2个15pF的电容组成，振荡电路的输出接到S3C2410X微处理器的XTIpll脚，输入由XTOpll提供。12MHz的晶振频率经S3C24IOX内部PLL电路的倍频后可达203MHz。 图3.5系统时钟的选择3.2 存储器系统设计 在嵌入式应用系统中，

4、通常使用3种存储器接口电路，即Nor Flash接口、NandFlash接口和SDRAM接口电路。引导程序既可存储在Nor Flash中，也可存储在NandFlash中。而SDRAM中存储的是执行中的程序和产生的数据。存储在Nor Flash中的程序可直接执行，与在SDRAM执行相比速度较慢。存储在NandFlash中的程序，需要复制到RAM中去执行。3.2.1 8位存储器接口设计由于ARM微处理器的体系结构支持8位/16位/32位的存储器系统，相应地可以构建8位的存储器系统、16位的存储器系统或32位的存储器系统，在采用8位存储器构成8位/16位/32位酌存储器系统时，除数据总线的连接不同之

5、处，其他的信号线的连接方法基本相同。1构建8位的存储器系统 采用8位存储器构成8位的存储器系统如图3.6所示。此时，在初始化程序中还必须通过BWSCON寄存器中的DWn设置为00，选择8位的总线方式。 存储器的nOE端接S3C2410X的nOE引脚。 存储器的nWE端接S3C2410X的nWE引脚。 存储器的nCE端接S3C2410X的nGCSn引脚。 存储器的地址总线A15A0与S3C2410X的地址总线ADDR15ADDR0相连。 存储器的8位数据总线DQ7DQ0与S3C2410X的数据总线DATA7DATA0相连。 图3.6 8位存储器系统2构建16位的存储器系统采用两片8位存储器芯片以

6、并联方式可构成16位的存储器系统，如图3.7所示，此时，在初始化程序中将BWSCON寄存器中的DWn设置为01，选择16位的总线方式。 存储器的nOE端接S3C2410X的nOE引脚。 低8位的存储器的nWE端接S3C2410X的nWBE0引脚，高8位的存储器的nWE端接S3C2410X的nWBE1引脚。 存储器的nCE端接S3C2410X的nGCS0引脚。 存储器的地址总线A15A0与S3C2410X的地址总线ADDR16ADDR1相连。 低8位的存储器的8位数据总线DQ7DQ0与S3C2410X的数据总线DATA7DATA0相连，高8位的存储器的8位数据总线DQ7DQ0与S3C2410X的

7、数据总线DATA15DATA8相连。图3.7 16位存储器系统3构建32位的存储器系统 采用四片8位存储器芯片以并联方式可构成32位的存储器系统，如图3.8所示，此时在初始化程序中将BWSCON寄存器中的DWn设置为10，选择32位的总线方式。 存储器的nOE端接S3C2410X的nOE引脚。 低8位的存储器的nWE端接S3C2410X的nWBE0引脚，次低8位的存储器的nWE端接S3C2410X的nWBE1引脚，次高8位的存储器的nWE端接S3C2410X的nWBE2引脚，高8位的存储器的nWE端接S3C2410X的nWBE3引脚。 存储器的nCE端接S3C2410X的nGCS0引脚。 存储

8、器的地址总线A15A0与S3C2410X的地址总线ADDR17ADDR2相连。 图3.8 32位存储器系统3.2.2SDRAM接口电路设计在ARM嵌入式应用系统中，SDRAM主要用于程序的运行空间、数据及堆栈区。当系统启动时，CPU首先从复位地址Ox0处读取启动程序代码，完成系统的初始化后，为提高系统的运行的速度，程序代码通常装入到SDRAM中运行。在S3C2410X片内具有独立的SDRAM刷新控制逻辑电路，可方便地与SDRAM接口。目前常用的SDRAM芯片有8位和16位的数据宽度、工作电压一般为3. 3V。主要生产厂商有HYUNDAI、Winbond等，下面以K4S561632C-TC75为

9、例说明它与S3C2410X的接口方法，构成16M32位的存储系统。 K4S561632C-TC75存储器是4组4M16位的动态存储器，工作电压为3. 3V，其封装形式为54脚TSOP，兼容LVTTL接口，数据宽度为16位，支持自动刷新( Auto-Refresh)和自刷新(Self-Refresh)其引脚如图3.9所示，引脚功能如表3.1所示。采用两片K4S561632C-TC75存储器芯片可组成16M32位SDRAM存储器系统，其片选信号CS*接S3C2410X的nGCS6引脚，具体连线如图3.10所示。 图3.9 K4S561632C-TC75引脚图表3.1 K4S561632C-TC75

10、引脚功能表引脚名称说明CLK时钟时钟输入CKE时钟使能片内时钟信号使能CS*片选为低电平时芯片才能工作BA0、BA1组地址选择用于片内4个组选择A12AO地址总线为行、列的地址线RAS*行地址锁存低电平时锁存行地址CAS*列地址锁存低电平时锁存列地址WE*写使能使能写信号和允许列改写，WE*和CAS*有效时锁存数据LDQM、UDQM数据I/O屏蔽在读模式下控制输出缓冲，写模式下屏蔽输入数据DQ15DQ0数据总线数据输入/输出引脚VDDQ/ VSSQ电源/地内部电源及输入缓冲电源/地VDD/ VSS电源/地输出缓冲电源/地NC空空引脚图3.10 K4S561632C-TC75组成的32位SDRAM存储器系统