基于FPGA的高速数据采集系统研制.pdf
《基于FPGA的高速数据采集系统研制.pdf》由会员分享,可在线阅读,更多相关《基于FPGA的高速数据采集系统研制.pdf(5页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第2 8 卷第6 期2 0 0 8 年6 月电力自动化设备E l e c t r i cP o w e rA u t o m a t i o nE q u i p m e n tV 0 1 2 8N o 6J u n 2 0 0 8 基于F P G A 的高速数据采集系统研制杨书杰郭宗莲(江苏海事职业技术学院电气工程系,江苏南京2 1 1 1 7 0)摘要:介绍了现场可编程门阵列F P G A(F i e l dP r o g r a m m a b l eG a t eA r r a y)器件X C S 3 0 的主要特点、技术参数、内部结构和工作原理阐述了其在电力系统高速数据采集系统中的应
2、用实例。电力数据采集装置馈线终端单元(F I U)需要监测多条线路的电压和电流,实时性要求高,充分利用F P G A的并行处理能力对输入信号实行同时采样、分时进行A D 转换,通过在F P G A 片上构建的D R A M进行数据的快速传输。F P G A 在系统中承担了较多的实时任务,使D S P 芯片T M S 3 2 0 F 2 8 1 2 可以在每个周期时间(2 0m s)内完成所有线路的快速傅里叶计算调用故障分析处理子程序。F P G A 降低了D S P 的负荷率系统的可靠性得到了提高。实际产品应用于配电自动化系统时。故障定位迅速、准确。关键词:现场可编程门阵列:数字信号处理器;静
3、态存储器;双口静态存储器中图分类号:1 1 P 2 7 4 2文献标识码:B文章编号:1 0 0 6 6 0 4 7(2 0 0 8)0 6 0 0 9 3 0 4X C S 3 0 是美国X I L I N X 公司的基于S R A M(静态存储器)技术的超大规模现场可编程门阵列F P G A(F i e l dP r o g r a m m a b l eG a t eA m l y)器件,属于S P A T A N系列门阵列中的一种,具有多达3 万门可用资源,非常适合于工业控制和电力行业r 1 2】。8 0M H z。&最大支持1 9 2 个用户I 0 口I O 电压兼容T T L 和C
4、 M O S 电平。f 工作温度:民用温度范围为0 8 5,工业级温度范围为一4 0 1 0 0。1X C S 3 0 主要特点3X C S 3 0 内部结构和工作原理 3 5】a 采用X C S 3 0 设计专用集成电路即A S I C(A p p l i c a t i o n S p e c i f i cI n t e g r a t e dC i r c u i t)电路不需要投片生产。就能得到适用的芯片。b X C S 3 0 可做其他全定制或半定制A S I C 电路的中试样片。c X C S 3 0 内部有丰富的触发器和I 0 引脚。d X C S 3 0 是A S I C 电
5、路中设计周期较短、开发费用较低、设计灵活、风险较小的器件之一。e X C S 3 0 采用高速C H M O S 工艺功耗低,可以与C M O S、I-I T L 电平兼容。f X C S 3 0 采用S R A M 进行功能配置。可以重复编程。g X C S 3 0 采用了门阵列的通用结构。规模可以做得较大,可实现的功能更强。,h X C S 3 0 由于含有丰富的触发器资源。容易实现时序逻辑。2X C S 3 0 主要技术参数轧具有3 0 0 0 0 个系统门1 3 6 8 个逻辑单元。b 具有1 5 3 6 个触发器。c 具有5 7 6 个可配置逻辑模块C L B(C o n f i g
6、 u r a b l eL o g i cB l o c k)。d 支持5V 的P C I 总线系统时钟最高频率为收稿日期:2 0 0 7 1 0 1 4;修回日期:2 0 0 8 一O l 一2 0X C S 3 0 主要由可配置逻辑模块C L B。输入、输出模块I O B(I n p u tO u t p u tB l o c k)和内部连线(I n t e r c o n n e c t)3 个部分组成。3 1 可配置逻辑模块C L B在X C S 3 0 中。C L B 是F P G A 的主要组成部分。是实现逻辑功能的基本单元。C L B 的主要原理简单表示为图l。C L B 主要由
7、3 个查询表L U T(k U pT a b l e s)和2 个可编程的D 触发器组成。查询表U J T 可作为逻辑功能发生器使用可以看作是一个有4 位或3 位地址线的1 6 1 的R A M。当用户通过原理图或V H D L 语言描述了一个逻辑电路以后X C S 3 0 使用的开发软件会自动计算逻辑电路的所有可能的结果并把结果事先写入R A M。这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表找出地址对应的内容。然后输出即可。2 个D 触发器可记录或存储发生器的功能输出触发器和功能发生器也可以独立应用。C L B 的D I N 输入脚也可作为任一触发器的直接输入C L B 的H
8、1 输入脚也可以经H L U T作微小的额外延迟后驱动任一触发器。2 个D 触发器还有共同的时钟信号、时钟使能信号和置位复位信号。而且触发器内部都受全局初始化信号的控制。3 2 输入、输出模块I O B用户可以配置的输入、输出模块I O B 主要用于提供芯片管脚到内部逻辑的接E l。并负责输入、输出 万方数据0电力自动化设备第2 8 卷Y QYX QX、图1 简单的C L B 逻辑图F i g 1S i m p l i f i e dl o g i cd i a g r a mo fC L B的电气特性控制。每个l O B 对应一个封装引脚,通过下拉控制电路控制,通过上拉电阻接电源电压或下在I
9、 O B 有关的编程数据存储单元中写入不同的数拉电阻接地,以免引脚浮空产生震荡而增加附加功据可将引脚定义为输入、输出和双向功能。简单的耗和系统噪声。上拉、下拉电阻阻值为5 0 1 0 0 k Q。I O B 功能如图2 所示。3 3 内部连线!侗1 l&DQ I 一输出驱动器C E K cI 嚣鬻。(S P A R T A N 系列)副兰圃篓会到丹粼羝可编程上拉或下拉电阻网络图2 简单的l O B 功能图F i g 2S i m p l i f i e db l o c kd i a g r a mo fl O B封闭I O B 中有输入和输出2 条信号通路。当I O 引脚用作输出时内部逻辑信
10、号由O 端进入I O B 模块通过对选择器编程可选择是否反相再由下一个选择器选择是直接送三态缓冲器还是经过D 触发器寄存后再送三态缓冲器。三态输出缓冲器的使能控制信号T 也可以通过编程定义为高电平有效或低电平有效,当T 有效时输出信号经缓冲器输出到I O引脚。另外。对输出缓冲器还可进行摆率(电平跳变的速率)控制。可以选择快速和慢速2 种方式。选择快速方式可适应频率较高的信号输出:而选择慢速方式则可减小功耗和降低噪声。当I O 引脚用作输入时,引脚上的输入信号经过输入缓冲器。可以直接由I l、1 2 进入内部逻辑电路。也可以经D 触发器寄存后输入到内部逻辑电路中。输入通路和输出通路中的2 个D
11、触发器共用一个时钟使能控制信号C E。但它们有各自的时钟脉冲I K 和O K 且可编程为上升沿触发或下降沿触发。没有用到的引脚可由上拉、可编程连线资源分布在C L B 阵列的行、列间隙上水平和垂直的2 层金属线段组成格栅状结构。X C S 3 0 有3 种类型的可编程连线:单长线、双长线及长线。单长线的长度相当于2 个C L B 之间的距离通过可编程的开关矩阵(P S i)与其他单长线相连。双长线的长度相当于2 倍的单长线长度每根双长线都从一个开关矩阵出发绕过相邻的开关矩阵进入下一个开关矩阵。双长线在电路中成对出现。长线不绕矩阵其长度可穿越整个芯片。单长线与C L B输入、输出间有许多直接连接
12、点,因此有很高的布线成功率。单长度连线提供了最好的互连灵活性和相邻模块的快速布线。由于信号每经过一个开关矩阵都要产生一定的延时所以单长线不适合长距离传输的信号。与单长线相比。双长线减少了经过矩阵开关的数量,更有效地提供了中等距离的信号通路,提高了系统工作速度。长线通常用于高扇出和时间要求苛刻的信号网。4 应用实例图3 是应用X C S 3 0 为核心芯片、T M S 3 2 0 F 2 8 1 2为处理器设计的电力数据采集装置馈线终端单元(i z r u)的框图 6-7 1。馈线自动化终端(F r U)是专门为配电自动化系统设计的馈线终端单元,它是集测量、保护、监控为一体的综合型自动监控装置。
13、该装置借助F P G A V H D L 技术实现了馈线自动化的各种功能:实现了遥信、遥测、遥控、快速的通信和故障检测功能,极方便地实现故障隔离以及网络的优化与管理 8-心】。装置中T M S 3 2 0 F 2 8 1 2 是数字信号处理芯片。用于各种信号的快速处理:4 个M A X l 2 5 是转换时间甜m 哑m 州乃陀nK 陇吨墼|u 万方数据第6 期杨书杰,等:基于F P G A 的高速数据采集系统研制o05PXCMS320F2812I I|I 一X C S 3 0-P Q 2 0 8跟踪频率启动A D存储数据通知D S P驯I|图3 馈线自动化终端(F-I-U)框图F i g 3B
14、 l o c kd i a g r a mo fF r U3 s 的1 4 位分辨率的A D 转换器,用于1 6 路电压、1 6 路电流的同步采样利用S P A R T A N 系列的F P G A芯片X C S 3 0 来实现自动数据采集在装置监控的频率发生改变的时候频率监控模块提供实时的周期值据此装置能够自动调整采样间隔,确保每周期采样点数不变实现频率跟踪采样:X C S 3 0 主要完成A D 的采集时序控制同时实现电平的转换、与D S P之间的数据交换等每当对所有通道采集一次数据任务完成后,启动一次D S P 中断,D S P 读取数据,每隔一个周期启动一次F F T 计算及故障分析处
15、理。本设计所采用的F P G A 编译工具是X I U N X 公司的X i l i n xF o u n d a t i o nF 4 1 i。它支持V H D L、V e r i l o g语言的顶层设计同时支持原理图、状态机及流程图等输入。X C S 3 0 应用总图采用原理图描述读图方便。复杂的功能模块均采用V H D L 语言编写由于篇幅原因在此不叙述语言部分其中A D 采集时序控制模块的框图如图4 所示【1 3 t S 。翌R s,rF P G AT I _ 2 0 n l g 1 0 0 1 2 _ 2 0 瞄 1 0 0】V H D Lc o d eC L KA D _ C S
16、 lR E S E TA D _ C S 2T S O H z _ D A T A lN o-o A D _ C S 3A D _ C S 4T 5 0 H z _ D A T A 2 1 0-0 C H _ A BC O N VR D _ A DW R _ A DS U E PW R _ D 峨入A D D R 4-0 A D 4 _ T I M E _ T A B L E图4A D 采集时序控制模块F i g 4F u n c t i o n a lm o d u l eo fA Dt i m i n gc o n t r o l该模块主要控制对象是片外4 片A D 芯片M A X l 2
17、 5 模块工作时钟是主频3 2 7 6 8M H z 经八分频的方波信号4 0 9 6M H z,模块复位信号引用F P G A复位信号R S TF P G A,将2 路工频的周期动态数值T l-2 0 眦和他2 0m s 引入作参考。及时改变采样间隔时间,从而达到跟踪频率采样的目的。每片M A X l 2 5有8 路模拟输入分为同时采样的A B2 组,共用信号C HA B 用于分组切换一般是先采样电压后采样电流。A D _ C S n 是A D 片选信号共用信号C O N V 是4 片A D 转换启动信号R DA D 是读A D 的控制信号,W 耻D 是写A D 的控制信号,W R-D 吼是
18、将读取的A D 转换结果同时写入片上双口数据块D R A M 的控制信号。A D D RW R 4 0 是数据块D R A M 的写入地址总线信号一次转换结果共有3 2个数据当每次采样的3 2 个数据全部装入时。改变S L E E P 电平发出一个脉冲信号作为通知D S P 取数的中断信号。模块按时序逻辑控制采样。每当3 2 个通道转换完成就整体交给D S P 芯片免去D S P 执行频繁的启动A D、等待和取数任务提高了系统运行效率F P G A 使D S P 在每个采样点上的时间开销很少只要执行一次中断取出3 2 个数据的任务。所以F P G A 是D S P 的协处理器。基于S R A
19、M 的F P G A 芯片X C S 3 0 在本装置中实现了繁杂的数字逻辑电路功能把尽可能多的数字电路设计在F P G A 片上。提高了产品的集成度增强了产品的可靠性、安全性。n)G A 芯片断电后片上是空的。上电加载可以选择从片外P R O M 进行。更改设计相当灵活只要将新的设计写入到如图3 所示的X C l 7 S 3 0 中即可。5 结语以上介绍的是F P G A 器件X C S 3 0 在电力系统中的应用实例是F P G A 在D S P 系统中的一次应用实践产品已在配电自动化系统中正常运行。故障定位准确、可靠。随着集成电路工艺的发展,在不远的将来可以很方便地在F P G A 上嵌
20、入D S P 核或其他内核,设计F P G A 片上系统会使硬件开发更便捷。参考文献:(1 任晓东C P L D F P G A 高级应用开发指南 M 北京:电子工业出版社2 0 0 3 2 段吉海,黄智伟基于C P L D F P G A 的数字通信系统建模与设计 M 北京:电子工业出版社,2 0 0 4 3 董代洁,郭怀理,曹春雨基于F P G A 的可编程S o C 设计 M 北京:北京航空航天大学出版社,2 0 0 6 4】黄智伟,王彦,陈琼,等F P G A 系统设计与实践 M 北京:电子工业出版社2 0 0 5 5 褚振勇F I P C A 设计及应用 M 西安:西安电子科技大学出
21、版社。2 c 屹 6 杨坤德,赵亚梅,马远良高速大容量多通道数据采集系统设计 J 数据采集与处理,2 0 0 2,1 7(4):4 5 5 4 5 8 Y A N GK u n d e,Z H A OY a m e i,M AY u a n l i a n g D e s i g no fh i s hs p e e d,l a r g e-s c a l ea n dm u l t i c h a n n e ld a t aa c q u i s i t i o ns y s t e m J D a t aA c q u i s i t i o na n dP r 8。2 0 0 2。1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 高速 数据 采集 系统 研制
限制150内