第1章 概述1.ppt

《第1章 概述1.ppt》由会员分享，可在线阅读，更多相关《第1章 概述1.ppt（16页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、VHDLVHDL与与EDAEDAVHDLVHDL语言与电子语言与电子设计自动化设计自动化 吕常智吕常智 VHDLVHDL与与EDAEDA摩尔定律：摩尔定律：VHDLVHDLVHDLVHDL与与与与EDAEDAEDAEDA戈登戈登摩尔摩尔（Gordon Moore）:Intel公司的创始人公司的创始人之一，之一，1965年提出年提出摩尔定律。摩尔定律。在一个芯片上晶体管的数目大约在一个芯片上晶体管的数目大约18个月就将翻倍。个月就将翻倍。VHDLVHDL与与EDAEDA杀手级应用杀手级应用:EDA技术漏斗：技术漏斗：当前热门应用技术：当前热门应用技术：认知、软件无线电，数字电源，移动数据业务，认

2、知、软件无线电，数字电源，移动数据业务，能量收集能量收集p1、DSP(数字信号处理数字信号处理)p2、ARM(嵌入式设计嵌入式设计)p3、FPGACPLD(可编程设计可编程设计)p4、VHDLVHDLVHDLVHDL与与与与EDAEDAEDAEDAVHDLVHDL与与EDAEDA目的目的 1、了解目前电子设计系统方法及流程；、了解目前电子设计系统方法及流程；2、掌握二种设计工具的使用；、掌握二种设计工具的使用；3、能用合适的工具设计较复杂的功能电路、系统或芯片。、能用合适的工具设计较复杂的功能电路、系统或芯片。内容内容 1、FPGA/CPLD器件和实验系统概述；器件和实验系统概述；2、Quar

3、tusII/DSP_Builder设计工具的使用；设计工具的使用；3、VHDL语言设计与语言设计与examples（逻辑、控制与信号传输、算法）（逻辑、控制与信号传输、算法）。特点特点 综合性、实践性。综合性、实践性。学习方法学习方法 1、学时安排（选修课，、学时安排（选修课，60学时：学时：30学时授课，学时授课，30学时实验）；学时实验）；2、用问题和实例来分析讨论。、用问题和实例来分析讨论。参考资料参考资料 VHDLVHDLVHDLVHDL与与与与EDAEDAEDAEDAVHDLVHDL与与EDAEDA1.1 1.1 电子设计自动化技术及其发展电子设计自动化技术及其发展 现代电子设计技术

4、的核心已日趋转向基于计算机的电子现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即设计自动化技术，即 EDA(Electronic Design Automation)技术。技术。u EDAEDA技术的发展分技术的发展分为三个阶段为三个阶段 20世纪世纪70年代年代 20世纪世纪80年代年代 20世纪世纪90年代年代 VHDLVHDL与与EDAEDA1.1 EDA1.1 EDA技术及其发展技术及其发展EDA技术在进入技术在进入21世纪后，得到了更大的发展世纪后，得到了更大的发展 u在在FPGA上实现上实现DSP（数字信号处理）应用成为可能（数字信号处理）应用成为可能 u在一片在

5、一片FPGA中实现一个完备的数字处理系统成为可能中实现一个完备的数字处理系统成为可能 u功能强大的功能强大的EDA软件不断推出软件不断推出 u电子技术领域全方位融入电子技术领域全方位融入EDAEDA技术技术 uEDA使得电子领域各学科的界限更加模糊，更加互为包容使得电子领域各学科的界限更加模糊，更加互为包容 u基于基于EDA的用于的用于ASIC设计的标准单元已涵盖大规模电子系统设计的标准单元已涵盖大规模电子系统u软硬软硬IP(Intellectual Property)核在电子行业的产业领域广泛应用核在电子行业的产业领域广泛应用 uSoCSoC高效低成本设计技术的成熟高效低成本设计技术的成熟

6、u使复杂电子系统的设计和验证趋于简单。使复杂电子系统的设计和验证趋于简单。VHDLVHDL与与EDAEDA1.2 1.2 电子设计自动化应用对象电子设计自动化应用对象 利用利用EDAEDA技术进行电子系统设计，最后的实现的目标技术进行电子系统设计，最后的实现的目标 全定制或半定制全定制或半定制ASIC ASIC FPGA/CPLDFPGA/CPLD（或称可编程（或称可编程ASICASIC）开发应用）开发应用 PCBPCB（印制电路板）（印制电路板）VHDLVHDL与与EDAEDA1.2 1.2 电子设计自动化应用对象电子设计自动化应用对象 门阵列门阵列ASIC 1.1.超大规模可编程逻辑器件超

7、大规模可编程逻辑器件 2.2.半定制或全定制半定制或全定制ASIC ASIC 标准单元标准单元ASIC 全定制芯片全定制芯片 3.3.混合混合ASIC ASIC 作为作为EDAEDA技术最终实现目标的技术最终实现目标的ASICASIC，可以通过三种途径来完成，可以通过三种途径来完成 VHDLVHDL与与EDAEDA1.3 VHDL1.3 VHDL HDL VHDLVerilog HDLABELAHDLSystemVerilogSystemC。英文全名是英文全名是VHSIC(Very High Speed Integrated Circuit)Hardware Description Langu

8、age，现在公布的最新现在公布的最新VHDL标准标准版本是版本是IEEE 1076-2002 VHDLVHDL与与EDAEDA1.4 EDA1.4 EDA的优势的优势 1可以大大降低设计成本，缩短设计周期。可以大大降低设计成本，缩短设计周期。2库都是库都是EDA公司与半导体生产厂商合作、共同开发。公司与半导体生产厂商合作、共同开发。3极大地简化设计文档的管理。极大地简化设计文档的管理。4极大地提高了大规模系统电子设计的自动化程度。极大地提高了大规模系统电子设计的自动化程度。5设计者拥有完全的自主权，再无受制于人之虞设计者拥有完全的自主权，再无受制于人之虞 6良好的可移植与可测试性，为系统开发提

9、供可靠的保证。良好的可移植与可测试性，为系统开发提供可靠的保证。7能将所有设计环节纳入统一的自顶向下的设计方案中。能将所有设计环节纳入统一的自顶向下的设计方案中。8在系统板设计结束后仍可利用计算机对硬件系统进行完整在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。的测试。VHDLVHDL与与EDAEDA1.5 1.5 面向面向FPGAFPGA的开发流程的开发流程 1.5.1 1.5.1 设计输入设计输入 图图1-1 FPGA的的EDA开发流程开发流程 VHDLVHDL与与EDAEDA1.5 1.5 面向面向FPGAFPGA的开发流程的开发流程 1.5.1 1.5.1 设计输入设计输入

10、1.图形输入图形输入 原理图输入原理图输入状态图输入状态图输入波形图输入波形图输入 2.硬件描述语言文本输入硬件描述语言文本输入 VHDLVHDL与与EDAEDA1.5 1.5 面向面向FPGAFPGA的开发流程的开发流程 1.5.2 1.5.2 综合综合 1.5.3 1.5.3 布线布局（适配）布线布局（适配）1.5.4 1.5.4 仿真仿真 时序仿真时序仿真 功能仿真功能仿真 1.5.5 1.5.5 下载和硬件测试下载和硬件测试 VHDLVHDL与与EDAEDA1.6 1.6 QuartusQuartus II II概述概述 Quartus II是是Altera提供的提供的FPGA/CPL

11、D开发集成环境开发集成环境 图图1-2 Quartus II设计流程设计流程 VHDLVHDL与与EDAEDA1.7 IP 1.7 IP 核核 软软IP-用用VHDL等等硬硬件件描描述述语语言言描描述述的的功功能能块块，但但是是并并不不涉涉及用什么具体电路元件实现这些功能。及用什么具体电路元件实现这些功能。固固IP-完成了综合的功能块。完成了综合的功能块。硬硬IP-供设计的最终阶段产品供设计的最终阶段产品-掩膜。掩膜。VHDLVHDL与与EDAEDA1.10 EDA1.10 EDA技术的发展趋势技术的发展趋势 超超大大规规模模集集成成电电路路的的集集成成度度和和工工艺艺水水平平不不断断提提高高，在在一一个个芯芯片片上上完完成成的的系统级的集成已成为可能系统级的集成已成为可能 。可编程逻辑器件开始进入传统的可编程逻辑器件开始进入传统的ASICASIC市场。市场。市市场场对对系系统统的的集集成成度度不不断断提提出出更更高高的的要要求求，促促使使EDAEDA工工具具和和IPIP核核应应用用更更为广泛。为广泛。高高性性能能的的EDAEDA工工具具得得到到长长足足的的发发展展，为为嵌嵌入入式式系系统统设设计计提提供供了了功功能能强强大大的开发环境。的开发环境。计算机硬件平台性能大幅度提高，为复杂的计算机硬件平台性能大幅度提高，为复杂的SoCSoC设计提供了物理基础。设计提供了物理基础。