第4章 组合逻辑电路.ppt

《第4章 组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第4章 组合逻辑电路.ppt（191页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、上海第二工业大学上海第二工业大学4组合逻辑电路组合逻辑电路4 组合逻辑电路4.1组合逻辑电路的分析组合逻辑电路的分析4.2组合逻辑电路的设计组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路常用组合逻辑集成电路4.5组合可编程电路组合可编程电路4.6用用VerilogHDL描述描述组合逻辑电路组合逻辑电路教学基本要求教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；器和加法器的逻辑功能

2、及其应用；3.学会阅读学会阅读MSI器件的功能表，并能根据设计要器件的功能表，并能根据设计要求完成电路的正确连接。求完成电路的正确连接。4.掌握可编程逻辑器件的表示方法掌握可编程逻辑器件的表示方法,会用会用PLD实实现组合逻辑电路现组合逻辑电路上海第二工业大学上海第二工业大学4.14.1组合逻辑电路分析组合逻辑电路分析概述概述逻逻辑辑电电路路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于当前的输入。当前的输入。组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组

3、成：组合电路、记组合电路、记忆元件。忆元件。组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析给定给定逻辑功能逻辑功能画出画出逻辑图逻辑图设计设计4.1组合逻辑电路分析组合逻辑电路分析分析步骤：分析步骤：电路电路结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系1、由逻辑图逐级写出各输出端的逻辑表达式由逻辑图逐级写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；化简和变换逻辑表达式；3、列出真值表；列出真值表；4、根据真值表或逻辑表达式，分析确定其功能。根据真值表或逻辑表达式，分析确定其功能。例例1：分析如图所示逻辑电路的功

4、能。分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的根据逻辑图写出输出函数的逻辑表达式逻辑表达式2.列写真值表。列写真值表。111011101001110010100000CBA解：解：10010110L00111100Z3.确定逻辑功能：确定逻辑功能：输入变量的取值中有奇数输入变量的取值中有奇数个个1时，时，L为为1，否则，否则L为为0,如要实现偶校验，电路应做何改变？如要实现偶校验，电路应做何改变？111011101001110010100000CBA10010110L00111100Z电路具有为奇校验功能。电路具有为奇校验功能。例例2：分析下图的逻辑功能。分析下图的逻辑功能。&A

5、BF11真值表真值表特点：特点：输入相同为输入相同为“1”；输入不同为输入不同为“0”。同或门同或门=1ABF例例3：分析下图的逻辑功能。分析下图的逻辑功能。&ABF真值表真值表特点：特点：输入相同为输入相同为“0”；输入不同为输入不同为“1”。异或门异或门=1ABF例例4：分析下图的逻辑功能。分析下图的逻辑功能。BMF&2&3&4A1真值表真值表特点：特点：M=“1”时，时，F=AM=“0”时，时，F=B1方法二：方法二：分析下图的逻辑功能。分析下图的逻辑功能。01被封锁被封锁1=1BMF&2&3&4A1=010被封锁被封锁1特点：特点：M=1时选通时选通A路信号；路信号；M=0时选通时选通

6、B路信号。路信号。M&2&3&4AB1F选通电路选通电路例例5：试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1 1、根据逻辑电路写出各输出端的逻辑表达式，并进行化、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。简和变换。X=A2 2、列写真值表、列写真值表X=A真值表真值表111011101001110010100000 Z Y X C B A000011110011110001011010这个电路逻辑功能是对输这个电路逻辑功能是对输入的二进制码求反码。入的二进制码求反码。3、确定电路逻辑功能、确定电路逻辑功能真值表真值表11101110100

7、1110010100000 Z Y X C B A000011110011110001011010最高位为符号位，最高位为符号位，0表示正表示正数，数，1表示负数，正数的反码表示负数，正数的反码与原码相同；负数的数值部分与原码相同；负数的数值部分是在原码的基础上逐位求反。是在原码的基础上逐位求反。上海第二工业大学上海第二工业大学作业：作业：P1924.1.2、4.1.4、4.1.5上海第二工业大学上海第二工业大学4.2组合逻电路组合逻电路设计设计1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输出变量，并定义逻辑状

8、态的含义；2、根据逻辑描述列出真值表；、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式、由真值表写出逻辑表达式;5、画出逻辑图。画出逻辑图。4、根据器件的类型根据器件的类型,简化和变换逻辑表达式简化和变换逻辑表达式设计步骤设计步骤 4.2组合逻辑电路的设计组合逻辑电路的设计任务任务要求要求最简单的最简单的逻辑电路逻辑电路例例1：某产品有某产品有A A、B B、C C三项质量指标，若其中二项指标符合三项质量指标，若其中二项指标符合要求，则该产品就算合格，要求设计一个自动筛选装置，要求，则该产品就算合格，要求设计一个自动筛选装置，完成该逻辑功能。完成该逻辑功能。质量指标符合为逻辑质量指标符合为

9、逻辑“1”不符合为逻辑不符合为逻辑“0”产品合格为逻辑产品合格为逻辑“1”不合格为逻辑不合格为逻辑“0”1.逻辑抽象逻辑抽象 定逻辑变量，指明逻辑定逻辑变量，指明逻辑符号取符号取“0”、“1”的含义。的含义。2.根据题意列出真值表根据题意列出真值表。真值表真值表3.画出卡诺图，并用卡诺画出卡诺图，并用卡诺图化简：图化简：ABACBCABC0001111001 111100004.根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。&1&AB BCF(1)用与或门实现用与或门实现&ABCF(2)用与非门实现用与非门实现例例2：在举重比赛中，有三个裁判：一个主裁判和二个副在举重比赛中，有三个裁判：

10、一个主裁判和二个副裁判。在他们面前各有一个按钮，只有当三个裁判均裁判。在他们面前各有一个按钮，只有当三个裁判均按键时，或一个主裁判和一个副裁判同时按下自己面按键时，或一个主裁判和一个副裁判同时按下自己面前的按钮时，表示前的按钮时，表示“杠铃举上杠铃举上”。要求完成该装置逻。要求完成该装置逻辑功能设计，试列出该逻辑关系的真值表。辑功能设计，试列出该逻辑关系的真值表。主裁判主裁判A副裁判副裁判B、C按钮按为逻辑按钮按为逻辑“1”不按为逻辑不按为逻辑“0”“杠铃杠铃F举上举上”为逻辑为逻辑“1”否则为逻辑否则为逻辑“0”1.逻辑抽象逻辑抽象 定逻辑变量，定逻辑变量，指明逻辑符指明逻辑符号取号取“0”

11、、“1”的含义。的含义。2.根据题意列出真值表根据题意列出真值表。ABC0001111001 3.画出卡诺图，并用卡诺画出卡诺图，并用卡诺图化简：图化简：11100000ACAB4.根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。&1&AB BCF(1)用与或门实现用与或门实现&ABCF(2)用与非门实现用与非门实现例例3 3 某火车站有某火车站有特快特快、直快直快和和慢车慢车三种类型的客运列车进出，三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，辑电路，3 3个指示灯一、二、三号分别对应特快、直快和慢

12、车。个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。灯亮。解：解：1、逻辑抽象逻辑抽象。输入请求信号输入请求信号:I0：特快：特快 I1：直快：直快I2：慢车：慢车有进站请求：有进

13、站请求：“1”没有进站请求：没有进站请求：“0”输出指示灯信号输出指示灯信号:L0：特快：特快 L1：直快：直快 L2：慢车：慢车灯亮：灯亮：“1”灯灭：灯灭：“0”输输入入输输出出I0I1I2L0L1L20000001100010100010012、根据题意列出真值表、根据题意列出真值表3、画出卡诺图，并用卡诺图化简。、画出卡诺图，并用卡诺图化简。4、写出各输出逻辑表达式。、写出各输出逻辑表达式。I0I1I20001111001 11100001I0L0L0=I0输输入入输输出出I0I1I2L0L1L2000000110001010001001I0I1I20001111001 0000011

14、0L1I0I1I20001111001 00001000L2L0=I05、根据要求将上根据要求将上式变换为与非形式式变换为与非形式 6、根据输出逻辑根据输出逻辑表达式画出逻辑图。表达式画出逻辑图。例例4：试设计一个码转换电路，将试设计一个码转换电路，将4位格雷码转换为自然二进位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。制码。可以采用任何逻辑门电路来实现。解：解：(1)明确逻辑功能，列出真值表。明确逻辑功能，列出真值表。设输入变量为设输入变量为G3、G2、G1、G0为格雷码，为格雷码，当输入格雷码按照从当输入格雷码按照从0到到15递增排序时，可列出递增排序时，可列出逻辑电路真值表逻

15、辑电路真值表输出变量输出变量B3、B2、B1和和B0为自然二进制码。为自然二进制码。0111010001100101010101110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输输出出输输入入1111100011101001110110111100101010111110101011111001110110001100B3B2B1B0G3G2G1G0输输出出输输入入逻辑电路真值表逻辑电路真值表(2)画出各输出函数的卡诺图，并化简和变换。画出各输出函数的卡诺图，并化简和变换。33GB=B301110100011001010101

16、01110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输输出出输输入入1111100011101001110110111100101010111110101011111001110110001100B3B2B1B0G3G2G1G0输输出出输输入入0111010001100101010101110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输输出出输输入入11111000111010011101101111001010101111101010111110011101

17、10001100B3B2B1B0G3G2G1G0输输出出输输入入 0000000011111111B30001111000011110G3G2G1G0=2B+2G3G2G3G0111010001100101010101110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输输出出输输入入1111100011101001110110111100101010111110101011111001110110001100B3B2B1B0G3G2G1G0输输出出输输入入B20000111100001111B20001111000011110G

18、3G2G1G00111010001100101010101110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输输出出输输入入1111100011101001110110111100101010111110101011111001110110001100B3B2B1B0G3G2G1G0输输出出输输入入B1 0011110000111100B10001111000011110G3G2G1G0+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(=(2G3G)+2G3G1G+2G3G+2G3G1GB1 00111100001

19、11100B10001111000011110G3G2G1G0=3G2G 1G0B=3G2G 1G 0G0101101001011010B00111010001100101010101110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输输出出输输入入1111100011101001110110111100101010111110101011111001110110001100B3B2B1B0G3G2G1G0输输出出输输入入B00001111000011110G3G2G1G0(3)根据逻辑表达式，画出逻辑图根据逻辑表达式，画出逻辑

20、图上海第二工业大学上海第二工业大学作业：作业：P1944.2.7、4.2.9上海第二工业大学上海第二工业大学4.3 组合逻辑电路中组合逻辑电路中的竞争冒险的竞争冒险4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的原因产生的竞争冒险的原因4.3.2 消去竞争冒险的方法消去竞争冒险的方法AFAF理想：理想：4.3.1 产生的竞争冒险的原因产生的竞争冒险的原因原原因因At1t2竞争冒险现象竞争冒险现象AFA=0,A=0F=A+A=0AF 如果输出门电路的两个输入信号如果输出门电路的两个输入信号A A与与A A是输入变量是输入变量A A经过两个不同的传输路径而来，那

21、么，当经过两个不同的传输路径而来，那么，当A A发生突变发生突变时，输出端便有可能产生尖脉冲。时，输出端便有可能产生尖脉冲。竞争冒险产生竞争冒险产生竞争竞争:当一个逻辑门的两个输入端当一个逻辑门的两个输入端的信号同时向相反方向变化，而的信号同时向相反方向变化，而变化的时间有差异的现象。变化的时间有差异的现象。冒险冒险:两个输入端的信号取值的变化方向是相反时，如门电路两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞由竞争而可能产生输出干扰脉冲的现象。争而可能产生输出干扰脉冲的现象。AF竞争冒险

22、产生竞争冒险产生产生竞争冒险的逻辑：产生竞争冒险的逻辑：例：例：当当B=C=1时，时，一、接入滤波电容一、接入滤波电容4.3.2 消去竞争冒险的方法消去竞争冒险的方法1 1.发现并消除互补变量发现并消除互补变量 ABC 1&LB=C=0时时为消掉为消掉AA，变换逻辑函数式为变换逻辑函数式为)(CABAL+=可能出现竞争冒险。可能出现竞争冒险。AAF=BCBAACF+=4.3.2 消去竞争冒险的方法消去竞争冒险的方法二、修改逻辑设计二、修改逻辑设计三、引入选通脉冲三、引入选通脉冲较难实现较难实现例：例：B=C=1B=C=1时出现竞争冒险时出现竞争冒险4.3.2 消去竞争冒险的方法消去竞争冒险的方

23、法2 2.发现并消除互补变量发现并消除互补变量 上海第二工业大学上海第二工业大学4.4若干典型的若干典型的组合逻辑集成电路组合逻辑集成电路4.4若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路4.4.1编码器编码器4.4.2译码器译码器/数据分配器数据分配器4.4.3数据选择器数据选择器4.4.4数值比较器数值比较器4.4.5算术运算电路算术运算电路1.编码器编码器(Encoder)的概念与分类的概念与分类编码：赋予二进制代码特定含义的过程称为编码。编码：赋予二进制代码特定含义的过程称为编码。如：如：8421BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用

24、1000001表示字母表示字母A等等编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。4.4.1编码器编码器4.4若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路能将每一个编码输入信号变换为不同的二进制的代码输出。能将每一个编码输入信号变换为不同的二进制的代码输出。编码器的逻辑功能编码器的逻辑功能：1.编码器编码器(Encoder)的概念与分类的概念与分类二进制编码器的结构框图二进制编码器的结构框图I0I1Yn-1Y0Y11n2-I二进制二进制 编码器编码器 2n个个 输入输入n位二进位二进制码输出制码输出 设计编码器的过程与设计一般的组合逻辑电路相同，设计编码器的过程与设计

25、一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图并进行化简，最后画出逻辑图。设设4 4个输入端为个输入端为I I0 0 I I3 3，四种状态，与之对应的输出设，四种状态，与之对应的输出设为为F F0 0、F F1 1，共，共2 2位二进制数。位二进制数。I0F0编编码码器器F1I1I2I3例例1：4线线2线普通二进制编码器线普通二进制编码器(设计设计)2.普通编码器的工作原理普通编码器的工作原理该编码器为输入高电平有效该编码器为输入高电平有效真值表真值表输入输入输出输出I0I1I2I300011

26、110000111101100表达式表达式F0化简化简I0I1I2I300011110000111101100F1用或门实现用或门实现I0I1I2I3F1F011I0I1I2I3&F1F01111用与非门实现用与非门实现例例2：三位二进制编码器设计。三位二进制编码器设计。八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I I0 0 I I7 7，八种状态，与之对应的输出八种状态，与之对应的输出设为设为F F0 0、F F1 1、F F2 2，共三位二进制数。共三位二进制数。I0F0编编码码器器F1F2I1I2I3I4I5I6I7真值表真值表真值表真值表用或门实现用或门实现I0I1I2

27、I3I4I5I6I7F2F1F0111I0I1I2I3I4I5I6I7&F2F1F011111111用与非门实现用与非门实现例例3：键盘输入键盘输入8421BCD码编码器（分析）码编码器（分析）代代码码输输出出使使能能标标志志编编码码输输入入 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS1111111111000001111111110100111111111101100011111111011011111111110111011011111101111010111111011111010011110111111001111101111111001011011111

28、11100011011111111100001该编码器为输入低电平有效该编码器为输入低电平有效2.键盘输入键盘输入8421BCD码编码器码编码器功能表功能表 当当所有的输入都为所有的输入都为1时，时，F1F0=？I2=I3=1时，时，F1F0=？3.3.优先编码器优先编码器 优先编码器的提出：优先编码器的提出：I0I1I2I3F1F0114线线2线普通二进制编码器线普通二进制编码器无法输出有效编码。无法输出有效编码。结论：结论：普通编码器不能同时输普通编码器不能同时输入两个已上的有效编码信号入两个已上的有效编码信号 实际应用中，经常有两个实际应用中，经常有两个或更多输入编码信号同时或更多输入编

29、码信号同时有效。有效。必须根据轻重缓急，规定好这些外设允许操作的先后次必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为辑部件称为优先编码器优先编码器。3.3.优先编码器优先编码器 例：例：优先编码器线优先编码器线(42线优先编码器线优先编码器)（设计）（设计）（1）列出功能表）列出功能表输输入入输输出出I0I1I2I3F1F0100000100011010111高高低低输入编码信号高电平有效，输出为二进制代码输入编码信号高电平有效，输出为二进制代码输入

30、编码信号优先级从输入编码信号优先级从高到低高到低为为I0I3输入为编码信号输入为编码信号I3 I0输出为输出为F1F0输输入入输输出出I0I1I2I3F1F00000000111001010001111010001010111011010011111输输入入输输出出I0I1I2I3F1F0100000100111101010101111110001110111111010111111（2）写出逻辑表达式）写出逻辑表达式（3）画出逻辑电路（略）画出逻辑电路（略）3321III=I+输输入入输输出出I0I1I2I3F1F000000001110010100011110100010101110110

31、10011111输输入入输输出出I0I1I2I3F1F0100000100111101010101111110001110111111010111111I0I1I2I30001111000011110101111111001111F1I0I1I2I30001111000011110111010111011010F0优先编码器优先编码器CD4532的示意框图、引脚图的示意框图、引脚图4集成电路编码器集成电路编码器CD4532电路图电路图优先编码器优先编码器CD4532功能表功能表输输入入输输出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO00000010000000000001111

32、111010111010100110110100011001010000101110100000101010100000010011010000000100010为什么要设计为什么要设计GS、EO输出信号？输出信号？用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器,其逻辑图如下其逻辑图如下图所示，试分析其工作原理。图所示，试分析其工作原理。CD4532()I0I1I2I3I4I5I6I7Y0Y1Y2EOEIGSI0I1I2I3I4I5I6I7Y0Y1Y2EOEIGSEI2EO2EI1EO1A8A9A10 A11 A12A13 A14 A15 A0A1A2A3 A4A

33、5A6A7L0L1GS2L2GSGS1G3G2G1G0L31 11 11 11 1CD4532()000000无编码输出无编码输出000011若无有效电平输入若无有效电平输入0111那块芯片的优先级高？那块芯片的优先级高？1若有效电平输入若有效电平输入01。100若有效电平输入若有效电平输入11111101.1.译码器的概念与分类译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。4.4.2 译码器译码器/数据分配器数据分配器译码：译码：是编码的逆过程，即将某二进制翻译成电路的某种状态。是编码的逆过程，即将某二进制翻译成电路的某种状态。n=22n=

34、4，24译码译码n=32n=8，38译码译码二进制译码器的结构框图二进制译码器的结构框图I0I1Y2n-1Y0Y11n-I二进制二进制 译码器译码器 2n个个 输出输出n位二进位二进制码输入制码输入 译码器的译码器的分类：分类：唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之一一对应的有效信号。将一系列代码转换成与之一一对应的有效信号。将一种代码转换成另一种代码。将一种代码转换成另一种代码。二进制译码器二进制译码器 二二十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器：4.4.2 译码器译码器/数据分配器数据分配器(a)74HC139

35、集成译码器集成译码器(2-4线译码器线译码器)(1.)二进制译码器二进制译码器2.2.集成电路译码器集成电路译码器二进制码二进制码电路输出状态电路输出状态控制端控制端输入输入控制端控制端输出输出2-4线译码器（分析）线译码器（分析）1111A1A00001101110&A1A0111112-4线译码器（分析）线译码器（分析）00110A1A0000110110100&A1A011111111A1A0000110112-4线译码器（分析）线译码器（分析）&A1A011111100100110111A1A000011011&A1A0111110110001012-4线译码器（分析）线译码器（分析）

36、111A1A000011011&A1A011111110001112-4线译码器（分析）线译码器（分析）011174LS139的功能表的功能表“”表示低电平有效。表示低电平有效。E 选通端选通端74LS139管脚图管脚图一片一片139中含两个中含两个2-4译码器译码器116应用：应用：利用线译码器分时将采样数据送入计算机。利用线译码器分时将采样数据送入计算机。2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线000全为全为1工作原理工作原理：（以：（以A1A0=00为例）为

37、例）数数据据脱离总线脱离总线2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线10工作原理工作原理：（以：（以A1A0=01为例为例）数数据据脱离总线脱离总线0全为全为12-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线10工作原理工作原理：（以：（以A1A0=01为例为例）数数据据脱离总线脱离总线0全为全为1若需选择的三态若需选择的三态门多于门多于4个，怎么办？个，怎么办？(b)3-8线译码器线译码器74HC138（74LS138）功能表功能表011111111110011011111101100111011111101

38、0011110111100100111110111110001111110110100011111110110000111111110000001111111110111111111111111111A2E3输输 出出输输 入入A1A074HC138集成译码器集成译码器逻辑图逻辑图116T4138A0UccGND74LS138A1A2E1E2E3Y7Y6Y5Y4Y3Y2Y1Y03-8线译码器线译码器74HC138（74LS138）的管脚图的管脚图选通端选通端输入三进制代码输入三进制代码译码器输出译码器输出输出门均被封锁输出门均被封锁译码器正常工作译码器正常工作3-8线译码器线译码器74HC13

39、8（74LS138）真值表真值表0111111111100110111111011001110111111010011110111100100111110111110001111110110100011111110110000111111110000001111111110111111111X111111111A2E3输输 出出输输 入入A1A0实现逻辑实现逻辑1)译码器的扩展译码器的扩展用用74X139和和74X138构成构成5线线-32线译码器线译码器3.3.译码器的应用译码器的应用2)2)已知下图所示电路的已知下图所示电路的输入信号的波形试画出译码器输出的波形。输入信号的波形试画出译码器

40、输出的波形。3.3.译码器的应用译码器的应用3 3线线8 8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。3)3)用译码器实现逻辑函数。用译码器实现逻辑函数。.当当E3=1，E2=E1=0时时例例1：试用试用T4138的的38译码器和门电路产生如下多输译码器和门电路产生如下多输出逻辑函数的逻辑图出逻辑函数的逻辑图T4138逻辑逻辑设计：设计：令令A2=C，A1=B，A0=A令令A2=C，A1=B，A0=AAB C1Z1&Z2&Z3&116T4138

41、A0UccGND74LS138A1A2E1E2E3Y7Y6Y5Y4Y3Y2Y1Y000电路实现电路实现在译码器的输出端加在译码器的输出端加一个与非门，即可实现给一个与非门，即可实现给定的组合逻辑函数定的组合逻辑函数.例例2：试用试用74138的的38译码器和门电路产生如下输出译码器和门电路产生如下输出逻辑函数的逻辑图逻辑函数的逻辑图设计：设计：先转换成与非表达式先转换成与非表达式0100011110ABC111ABCZ&116T4138A0UccGND74LS138A1A2E1E2E3Y7Y6Y5Y4Y3Y2Y1Y0令令A2=CA1=BA0=A001例例2：试用试用74138的的38译码器和门

42、电路产生如下输出译码器和门电路产生如下输出逻辑函数的逻辑图逻辑函数的逻辑图设计：设计：先转换成与非表达式先转换成与非表达式0100011110ABC111CBAZ&116T4138A0UccGND74LS138A1A2E1E2E3Y7Y6Y5Y4Y3Y2Y1Y0令令A2=AA1=BA0=C001例例3：利用利用3线线8线译码器产生一组多输出逻辑函数线译码器产生一组多输出逻辑函数译码器的逻辑表达式译码器的逻辑表达式解：令解：令A2=AA1=BA0=C74LS138A0A1A2E3CBA1Z4Z3Z2Z1&例例3的电路图的电路图 n-2n线译码器，包含了线译码器，包含了n变量所有的最变量所有的最小

43、项。加上或门或与非门，可以组成任何小项。加上或门或与非门，可以组成任何形式的输入变量小于形式的输入变量小于n的组合逻辑函数。的组合逻辑函数。用线译码器设计多输出计逻辑电路小结用线译码器设计多输出计逻辑电路小结若要产生若要产生多输出多输出逻辑函数时逻辑函数时,使使用用译码器译码器+门电路门电路较有利。较有利。试用试用3线线8线译码器和门电路实现以线译码器和门电路实现以下函数：下函数：补充作业：补充作业：二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们习惯的在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到十进制显示出来，这就

44、要用到显示译码器显示译码器。bcdefga显示器件：显示器件：常用的是常用的是七段显示七段显示器件和液晶显示器。器件和液晶显示器。4.4.显示译码器显示译码器abcdfgabcdefg01011000021101101e七段显示器件的工作原理：七段显示器件的工作原理：共共阴阴极极abcdefg1111110共阳极共阳极abcdefg+5Vabcdefg000000011100111120010010abcdfgeCMOS七段显示译码器七段显示译码器74HC4511 灯灯测试端测试端灭灭零输入端零输入端锁存端锁存端LT110111110011109111111100011108000011111

45、101107111110001101106110110110101105110011000101104100111111001103101101101001102000011010001101011111100001100gfedcba字形字形输输出出输输入入十进十进制或功制或功能能D3D2D1D0BLLECMOS七段显示译码器七段显示译码器741C4511功能表功能表(第第1页页)*111锁存锁存熄灭熄灭000000010灭灯灭灯11111110灯测试灯测试熄灭熄灭0000000111111015熄灭熄灭0000000011111014熄灭熄灭0000000101111013熄灭熄灭0000

46、000001111012熄灭熄灭0000000110111011熄灭熄灭0000000010111010LTgfedcba字形字形输输出出输输入入十进制十进制或功能或功能BLLED3D2D1D0CMOS七段显示译码器七段显示译码器741C4511功能表功能表(第第2页页)74HC4511与七段显示器件的连接与七段显示器件的连接：bfac d egbfac d egBID C B A+5V例例由由74HC4511构成构成24小时及分钟的译码电路如图所示，小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。试分析小时高位是否具有零熄灭功能。集成二集成二集成二集成二 十进制译码器十进制译

47、码器十进制译码器十进制译码器 74427442功能：将功能：将8421BCD码译成为码译成为10个状态输出。个状态输出。对于对于BCD代码以外的伪码（代码以外的伪码（10101111这这6个代码）个代码）Y0Y9均为高电平。均为高电平。（2）集成二集成二十进制译码器十进制译码器7442功能表功能表十进十进制数制数BCD输入输入输输出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000011111111110001101111111120010110111111130011111011111140100111101111150101111110111160110111111011

48、17011111111110118100011111111019100111111111105.5.多路分配器多路分配器输入信号在一组输出端中，选择从某一路输出，该输入信号在一组输出端中，选择从某一路输出，该传输电路称为传输电路称为多路分配器多路分配器。控制信号控制信号输输入入信信号号输输出出信信号号多路分配器多路分配器类似一个多投开关。选择从哪一路输出由相类似一个多投开关。选择从哪一路输出由相应的一组控制信号控制。应的一组控制信号控制。A0A1Y3Y2Y1Y0X1111A1A0Y1Y2&Y3Y0X四输出分配器原理四输出分配器原理用译码器实现数据分配器用译码器实现数据分配器 010当当ABC=

49、010时，时，Y2=DCBA输输 入入输输 出出E3E E2 2E E1 1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700XXXX11111111100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111111111074HC138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表4.3.3数据选择器数据选择器从一组数据中选择一路信号进行传输的电路，称为从一组数据中选择一路信号进行传输的电路，称为数据选择器数据选择器。控制信号控制信

50、号输输入入信信号号输输出出信信号号数据选择器数据选择器也类似一个多投开关。选择哪一路信号由也类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。相应的一组控制信号控制。S0S1D3D2D1D0W1.1.数据选择器的定义与功能数据选择器的定义与功能 1D01D11D21D31E11111S1S0&1Y2.2.四选一集成数据选择器四选一集成数据选择器74LS15374LS15300号与门号与门01号与门号与门02号与门号与门03号与门号与门2 2 位地址码位地址码输入端输入端使能信号输使能信号输入端，入端，低电低电平有效平有效数数据据输输出出端端数据输入端数据输入端工作原理工作原理74LS1